王偉，譚云飛

（1 無錫學(xué)院 江蘇省集成電路可靠性技術(shù)及檢測系統(tǒng)工程研究中心，無錫 214105）

（2 南京信息工程大學(xué) 電子與信息工程學(xué)院，南京 210044）

0 引言

由于空間空穴燃燒（Spatial Hole Burning，SHB）和電流擁擠效應(yīng)，有源層載流子分布不均勻，所以傳統(tǒng)的垂直腔面發(fā)射激光器（Vertical-Cavity Surface-Emitting Lasers，VCSEL）一般都是多模激射［1］?？紤]到多種激光應(yīng)用場景都需要VCSEL 工作模式為單模，而在小口徑芯片中引入氧化限制型結(jié)構(gòu)，VCSEL 能實(shí)現(xiàn)單模輸出，這是最常見且最有效的方法。同時(shí)合適的孔徑會(huì)增大芯片的輸出功率，降低閾值電流，所以受到了很多學(xué)者的青睞。氧化孔徑約在3 μm 內(nèi)時(shí)，可以實(shí)現(xiàn)單模輸出。曾有文獻(xiàn)闡述，小尺寸850 nm VCSE的氧化孔徑小于3.5 μm 時(shí)，VCSEL 已經(jīng)可以單模工作，且輸出功率為4.8 mW［2］。2021年，HASSAN A M A 等展示了毫米級氧化物孔徑的單模表面光柵VCSEL，可獲得穩(wěn)定單模工作并具有高光束質(zhì)量，脈沖輸出功率可達(dá)3 W，光束發(fā)散角為0.053°［3］。雖然氧化孔徑縮小對于模式控制效果最直接，但同時(shí)該方案會(huì)帶來較高的微分電阻，繼而導(dǎo)致芯片發(fā)熱，降低激光輸出功率，而且過高的電流密度也會(huì)影響芯片的穩(wěn)定性［4］，大大縮短芯片的壽命。實(shí)際芯片的制備工藝想要很精確地控制孔徑大小也很難，所以目前使用該方法制備該波段VCSEL 較少。

2022年，中國科學(xué)院長春光學(xué)精密機(jī)械與物理研究所首次報(bào)道了毫瓦量級出光功率的單橫模1 550 nm波段VCSEL。VCSEL 的中心波長位于1 547.6 nm，工作溫度為15 ℃時(shí)最高出光功率可達(dá)到2.6 mW，最高單模出光功率達(dá)到0.97 mW［5］。在此研究基礎(chǔ)上，2023年該實(shí)驗(yàn)室又報(bào)道了連續(xù)輸出功率超過1 W、脈沖輸出功率超過10 W 的1 550 nm 波長VCSEL 陣列，通過分析每個(gè)單元VCSEL 的熱阻特性，優(yōu)化單元間距，最終VCSEL 陣列工作溫度為15 ℃時(shí)，測得最高連續(xù)輸出功率達(dá)到1.05 W；即使工作溫度增加至65 ℃，VCSEL 最高連續(xù)輸出功率仍能達(dá)到0.42 W［6］。

對于高功率VCSEL 來說，要提高其輸出功率，勢必要擴(kuò)大其氧化孔徑，而孔徑的擴(kuò)大會(huì)導(dǎo)致光束質(zhì)量的降低，如何平衡兩者的關(guān)系是目前需要探索的研究方向。2012年，中科院的劉迪等為了使VCSEL 具有較高輸出功率，同時(shí)具備較好的光場質(zhì)量，對具有不同氧化孔徑的芯片進(jìn)行了實(shí)驗(yàn)研究，得出由電流引起的自熱效應(yīng)給芯片帶來溫升的結(jié)論［7］。對于1 550 nm VCSEL 來說，合理的氧化孔徑能夠提高輸出功率，同時(shí)將其與多結(jié)技術(shù)結(jié)合能夠有效優(yōu)化VCSEL 的輸出特性，十分值得研究。本文通過建立單結(jié)和多結(jié)VCSEL 模型，結(jié)合不同氧化限制型結(jié)構(gòu)，對不同氧化孔徑與輸出特性的關(guān)系進(jìn)行仿真分析。

1 氧化限制型原理及模型建立

1.1 原理

氧化限制型VCSEL 的橫截面結(jié)構(gòu)如圖1（a）所示［8］，VCSEL 的氧化限制層一般為含Al 量較高的AlGaAs 材料。芯片工作時(shí)，電流從頂部電極注入，受氧化層的限制注入于有源層中，之后輻合產(chǎn)生激光，激光被上下分布的布拉格反射器（Distributed Bragg Reflecter，DBR）反射，于是諧振腔中形成穩(wěn)定的駐波，如圖1（b）所示。

圖1 氧化限制型VCSEL 工作原理及諧振腔內(nèi)駐波與折射率分布Fig.1 Operating principle of oxide-confinement VCSEL & standing wave distribution pattern in cavity

IGA K 等曾在2013年對VCSEL 的關(guān)鍵光電參數(shù)如閾值電流與有源區(qū)的關(guān)系給出了簡單的公式，VCSEL 的閾值電流和其他半導(dǎo)體激光器類似，其與有源區(qū)體積的關(guān)系式為［9］

式中，Ith表示閾值電流，Va表示有源區(qū)的體積。從式（1）可以看出，想要降低閾值電流可以考慮減小有源區(qū)體積，而VCSEL 的有源區(qū)可以看成是圓柱結(jié)構(gòu)，所以減小體積就可以考慮縮短有源區(qū)的厚度。其實(shí)在使用多結(jié)結(jié)構(gòu)堆疊或者增加芯片尺寸時(shí)，芯片的閾值電流會(huì)逐步增加，也是因?yàn)槎鄠€(gè)有源區(qū)級聯(lián)之后導(dǎo)致其厚度增加，而恰好使用氧化限制的方法能夠有效降低閾值電流，所以將兩種技術(shù)結(jié)合將有望設(shè)計(jì)出高輸出功率、高斜率效率、低閾值電流的VCSEL，這對于進(jìn)一步優(yōu)化多結(jié)1 550 nm 的VCSEL 芯片性能具有重要意義。

1.2 單結(jié)VCSEL 模型建立

研究者在設(shè)計(jì)氧化限制層時(shí)會(huì)考慮多個(gè)氧化層［10］，以此為基礎(chǔ)再分析氧化孔徑對芯片輸出特性的影響。圖2所示的是根據(jù)理論模型設(shè)計(jì)的兩種不同的氧化限制型VCSEL，圖2（a）顯示的是30 μm 單層氧化限制型芯片，其氧化層位于有源層和P-DBR 之間；圖2（b）顯示的是30 μm 雙層氧化限制型芯片，在有源層和N-DBR 之間額外添加一層氧化層［11］；圖2（c）顯示的是模型（a）電流注入的仿真結(jié)果，可以看到在模型的右側(cè)（即芯片的外側(cè)）出現(xiàn)部分空白，空白部分就是橫向氧化限制，并且從仿真圖中可以看出電流注入比較均勻，基本符合氧化限制型芯片的特征。這說明本文設(shè)計(jì)的氧化限制層參數(shù)比較合理，能有效限制芯片橫向載流子運(yùn)輸，優(yōu)化芯片的光電特性。

圖2 單、雙層氧化限制層VCSEL 建模及電流注入仿真圖Fig.2 VCSEL models with different oxide-confinements & current injection simulation diagram

1.3 多結(jié)VCSEL 模型建立

在之前的工作中，已經(jīng)設(shè)計(jì)并分析了不同結(jié)數(shù)的VCSEL 芯片，本小節(jié)以30 μm 三結(jié)VCSEL 為基礎(chǔ)設(shè)計(jì)氧化限制層。多結(jié)芯片和單結(jié)芯片有所不同，因?yàn)槎嘟Y(jié)是用有源區(qū)堆疊的方法實(shí)現(xiàn)的，意味著P、N 型空間限制層之間有多個(gè)有源區(qū)，所以有研究者在有源區(qū)與有源區(qū)之間增加氧化層［12］。圖3 是三結(jié)芯片的氧化限制型結(jié)構(gòu)圖，圖3（a）只有一層氧化層，圖3（b）是在每兩個(gè)有源區(qū)之間都添加了氧化層，兩種結(jié)構(gòu)依然通過調(diào)節(jié)腔長保證1 550 nm 波長激射。

圖3 兩種氧化限制結(jié)構(gòu)的VCSEL 模型Fig.3 Two VCSEL models with oxide-confinement structures

2 仿真結(jié)果分析

以30 μm 單結(jié)VCSEL 芯片為研究切入點(diǎn)，首先根據(jù)其輸出特性來分析兩種氧化限制型結(jié)構(gòu)以及不同氧化孔徑的優(yōu)劣，以此確定有源區(qū)與DBR 之間的氧化層位置、孔徑和結(jié)構(gòu)；其次研究輸出特性相對理想的30 μm 三結(jié)VCSEL，并在有源區(qū)做多個(gè)氧化層設(shè)計(jì)，采用PICS3D 軟件，仿真邊界條件相同（芯片為頂發(fā)射，外加直流電壓），根據(jù)結(jié)果對比兩種氧化限制型結(jié)構(gòu)VCSEL 的輸出特性。

2.1 波長紅移現(xiàn)象

在原有芯片基礎(chǔ)上增加了氧化層之后，芯片的諧振腔會(huì)發(fā)生變化，并且在仿真不同氧化孔徑VCSEL 的過程中發(fā)現(xiàn)，隨著氧化孔徑的增加，激射波長會(huì)紅移。圖4（a）所示的是不同氧化孔徑下的模式增益，可以很清晰地看出，本文設(shè)計(jì)的芯片是多模芯片，其擁有兩個(gè)縱向模式，并且隨著氧化孔徑從9 μm 增加至14 μm，芯片激射波長紅移了約6.5 nm；而氧化孔徑從14 μm 繼續(xù)增加時(shí)，激射波長幾乎不紅移，這可能是因?yàn)檠趸讖皆黾訋淼臋M模不變化，繼而影響了縱模。對該現(xiàn)象采用調(diào)整兩種結(jié)構(gòu)的空間限制層厚度的方法來調(diào)整腔長，以實(shí)現(xiàn)最終激射波長在1 550 nm 附近。不同氧化孔徑的InP 層厚度散點(diǎn)擬合如圖4（b）所示，可以看到氧化孔徑在8 μm 到14 μm 之間時(shí)變化十分明顯，近似成線性；超過14 μm 之后空間限制層的厚度無需調(diào)整，這與圖4（a）中的結(jié)果一一對應(yīng)。

圖4 不同氧化孔徑VCSEL 的模式增益圖及InP 厚度擬合Fig.4 Mode gain plot and InP thickness fitting plot of VCSEL with different oxidized aperture

2.2 單結(jié)氧化限制型VCSEL 輸出特性分析

調(diào)節(jié)空間限制層厚度至VCSEL 激射波長在1 550 nm 附近后，對兩種結(jié)構(gòu)下的單結(jié)VCSEL 進(jìn)行不同氧化孔徑的仿真。仿真設(shè)置的邊界條件均相同，所有芯片均為頂發(fā)射，溫度設(shè)置為室溫300 K，并外加直流電壓，芯片的電流范圍設(shè)置在0～0.08 A。如此設(shè)置是由于在仿真過程中發(fā)現(xiàn)氧化孔徑較小時(shí)，芯片在電流增加過程中會(huì)出現(xiàn)結(jié)果難以收斂的情況，在實(shí)際測試中會(huì)表現(xiàn)為芯片工作電流有上限13］。不收斂有可能是由于存在多個(gè)氧化層，同時(shí)過小的氧化孔徑會(huì)造成橫向的光電限制效果過于強(qiáng)烈，導(dǎo)致功率下降。

首先確定輸出特性比較好的氧化孔徑范圍，以單層氧化層VCSEL 為例，分別設(shè)置氧化孔徑為9 μm、12 μm、15 μm、17.5 μm、20 μm、25 μm 并進(jìn)行仿真，仿真結(jié)果如圖5所示。

圖5 單層氧化限制層不同氧化孔徑VCSEL 的I-L 圖Fig.5 I-L plots of VCSEL with different oxidized apertures with single oxide-confinement layer

圖中可以明顯看出隨著氧化孔徑的增加，不僅閾值電流增加，芯片的輸出功率隨電流變化的下降幅度也十分明顯，相對較好的孔徑是9 μm 和12 μm，但是從二者的斜率效率（Slope Efficiency，SE）上比較，12 μm孔徑的SE（0.72 W/A）略大于9 μm 孔徑的SE（0.70 W/A），圖中表現(xiàn)為功率增加幅度更大，二者約在43 mA處相交，但是閾值電流也比9 μm 孔徑的約大了0.5 mA，所以在此處的氧化孔徑上有必要增加一組仿真，來確定相對最合理的孔徑。接著又仿真了氧化孔徑為10 μm、10.5 μm、11 μm、11.5 μm、12 μm 的VCSEL，芯片輸出功率如圖6所示。

圖6 10～12 μm 氧化孔徑VCSEL 的I-L 圖Fig.6 I-L diagram of VCSEL with an oxidized aperture of 10～12 μm

由于氧化孔徑過于接近，在比較輸出功率和閾值電流的時(shí)候可以參考圖中局部放大的圖片得到近似值：從各個(gè)曲線的趨勢比較來看，氧化孔徑為11 μm 時(shí)的芯片功率不僅最高，高達(dá)57.2 mW，而且斜率效率也更大；從閾值電流放大圖來看，閾值電流從小到大依次約為0.75 mA（10 μm）、1.0 mA（11 μm）、1.5 mA（10.5 μm）、2.0 mA（11.5 μm 和12 μm），閾值電流的差距并不明顯，這也是因?yàn)檠趸讖胶芙咏?。綜合上述兩點(diǎn)來看，氧化孔徑為11 μm 的芯片輸出特性較為理想，其實(shí)在實(shí)際操作過程中，這種氧化孔徑不像仿真參數(shù)這么容易設(shè)定，會(huì)存在一定的誤差，所以認(rèn)為較為理想的氧化孔徑為11 μm 也相對合理，這給實(shí)際的氧化過程帶來了一定的容錯(cuò)率。

根據(jù)這個(gè)思路，用同樣的方法對雙層氧化限制層的芯片進(jìn)行仿真，最終兩種結(jié)構(gòu)不同氧化孔徑的輸出功率隨電流變化的情況如圖7所示。圖7（b）顯示結(jié)果可以明顯看出：雙層氧化限制層的芯片輸出特性十分不理想，輸出功率最高的也只有11.79 mW（電流為78 mA 時(shí)的9 μm 氧化孔徑芯片），斜率效率更是只有0.15 W/A。

圖7 單、雙層氧化限制VCSEL 輸出功率與電流關(guān)系Fig.7 I-L plots of VCSEL with different oxide-confinements

與單層結(jié)構(gòu)相比，本節(jié)提到的雙層結(jié)構(gòu)不僅輸出功率和斜率效率十分低，而且閾值電流也十分大，最小都約為10 mA，可見這種結(jié)構(gòu)的輸出特性并不理想。根據(jù)仿真結(jié)果的分析比較，確定使用單層氧化限制層來設(shè)計(jì)氧化限制型VCSEL，該層位于P-DBR 和有源區(qū)之間，并且單、多結(jié)氧化限制型芯片的N-DBR 與有源區(qū)之間均不添加氧化層。

2.3 多結(jié)氧化限制型VCSEL 輸出特性分析

根據(jù)仿真結(jié)果繪制了兩種結(jié)構(gòu)的輸出特性圖，圖8 為相同邊界條件下不同氧化孔徑VCSEL 的I-L與I-V曲線。最終對比結(jié)果表明在300 K 溫度條件下，氧化孔徑并不是越小越好，以二者的I-L曲線為例，均發(fā)現(xiàn)在氧化孔徑為9 μm 時(shí)芯片的輸出功率一直處于較高的水平，單層結(jié)構(gòu)100 mA 時(shí)的輸出功率約為177.55 mW，同時(shí)斜率效率也最高，約為1.79 W/A；多層結(jié)構(gòu)由于提前出現(xiàn)功率翻轉(zhuǎn)現(xiàn)象，9 μm 氧化孔徑最高功率只有155.66 mA，但其斜率效率高達(dá)2.36 W/A。其實(shí)氧化孔徑并非越小越好的現(xiàn)象也是因?yàn)殡娮?、熱阻與氧化物孔徑半徑的平方成反比，過小的孔徑容易帶來過大的熱損耗。

圖8 有源區(qū)間有無氧化限制層芯片的I-L 和I-V 對比Fig.8 Comparison of L-L and I-V diagrams of chips with or without oxide-confinements in the active region

根據(jù)2.2 節(jié)的結(jié)論，本節(jié)沒有繼續(xù)細(xì)分孔徑進(jìn)行仿真。綜合來看，氧化孔徑9 μm 時(shí)芯片的輸出特性較好。兩種結(jié)構(gòu)的I-L圖對比可以看出，相同氧化孔徑下多氧化層的VCSEL 輸出功率和SE 比單氧化層的VCSEL 更高，但是從I-V圖中也能發(fā)現(xiàn)，多氧化層結(jié)構(gòu)的高功率通過數(shù)倍的外加電壓實(shí)現(xiàn)。以9 μm 氧化孔徑為例，50 mA 電流條件下二者的輸出功率差距約為30 mW，隨著電流增加，斜率效率會(huì)帶來功率上更大的差距，但多氧化層結(jié)構(gòu)的外加電壓約為43.2 V，幾乎是單層結(jié)構(gòu)7.3 V 的6 倍。

圖9所示為不同氧化孔徑VCSEL 的功率轉(zhuǎn)換效率（Photoelectric Conversion Efficiency，PCE）曲線，還有部分芯片（VCSEL 的斜率效率和輸出功率從氧化孔徑15 μm 至25 μm 一直不理想，故未納入計(jì)算和比較）對應(yīng)的基本光電輸出參數(shù)如表1、2所示。

表1 有源區(qū)之間無氧化層的VCSELTable 1 Active region without oxide-confinement

表2 有源區(qū)之間有氧化層的VCSELTable 2 Active region with oxide-confinements

圖9 兩種結(jié)構(gòu)的光電轉(zhuǎn)換效率對比Fig.9 Comparison of PCE between two structures

通過簡單對比能看出，雖然本文提出的多氧化層結(jié)構(gòu)能達(dá)到提升功率的目的，但是PCE 并不高，這也和外加電壓過高有關(guān)。根據(jù)三結(jié)多氧化限制層的結(jié)構(gòu)，隧道結(jié)上的氧化層（圖3 黑框部分）對光子會(huì)發(fā)生本征吸收，限制光子運(yùn)輸［14］；也可能是載流子在氧化層運(yùn)輸時(shí)能量有所損失［15］。所以相比單層氧化限制層，多層結(jié)構(gòu)雖然輸出功率相差無幾，但是驅(qū)動(dòng)電壓需要數(shù)倍，效率降低。兩種結(jié)構(gòu)的PCE 隨電流變化趨勢接近，且9 μm、10 μm、11 μm 孔徑的PCE 處于稍高水平，也驗(yàn)證了2.2 節(jié)的結(jié)論。同時(shí)兩種結(jié)構(gòu)的PCE 峰值差距明顯，單結(jié)構(gòu)10 μm 氧化孔徑VCSEL 在電流11.4 mA 時(shí)達(dá)到37.7%的最高轉(zhuǎn)換效率，而多層結(jié)構(gòu)最高只有11.1 %，這其實(shí)并不理想。因此，這給VCSEL 的設(shè)計(jì)選擇帶來了新的思路，即適合需求的芯片很重要。例如當(dāng)下最熱的激光雷達(dá)技術(shù)，不僅對芯片的功率有所要求，還需要有較高的SE，使得脈沖電流驅(qū)動(dòng)芯片時(shí)有更快的驅(qū)動(dòng)速度；若是將VCSEL 芯片應(yīng)用于3D 面部識(shí)別，由于有效距離較短，則不需要很高的輸出功率，并且搭載在智能手機(jī)上的芯片需要較小的閾值電流和驅(qū)動(dòng)電壓。

3 結(jié)論

本文在高功率1 550 nm 的VCSEL 設(shè)計(jì)中引入了氧化限制型結(jié)構(gòu)并對其不同氧化孔徑條件下的輸出特性進(jìn)行仿真分析。以研究單結(jié)30 μm 氧化限制型1 550 nm VCSEL 為切入點(diǎn)，發(fā)現(xiàn)氧化孔徑增加時(shí)激射波長有紅移現(xiàn)象。對氧化孔徑和InP 空間限制層關(guān)系數(shù)據(jù)擬合出曲線關(guān)系，發(fā)現(xiàn)氧化孔徑從14 μm 繼續(xù)增大時(shí)，激射波長幾乎不紅移；繼而對不同氧化孔徑進(jìn)行仿真，并在10～12 μm 孔徑附近細(xì)化尺寸仿真，得出單氧化層結(jié)構(gòu)更有優(yōu)勢，相對理想氧化孔徑為11 μm 的結(jié)論，此時(shí)單結(jié)30 μm VCSEL 的閾值電流約為1 mA，輸出功率約為57.2 mW；按照同樣的研究思路，對多結(jié)VCSEL 進(jìn)行氧化限制設(shè)計(jì)，并且對是否要在有源區(qū)之間設(shè)計(jì)多層氧化層進(jìn)行分析。最終發(fā)現(xiàn)兩種結(jié)構(gòu)均在9 μm 孔徑時(shí)達(dá)到較高的輸出特性水平，單層結(jié)構(gòu)100 mA 時(shí)的輸出功率約為177.55 mW，斜率效率高達(dá)1.79 W/A，最大功率轉(zhuǎn)換效率為孔徑為10 μm 時(shí)的37.7%；多層結(jié)構(gòu)斜率效率更是高至2.36 W/A，但是多層結(jié)構(gòu)有所缺陷，其轉(zhuǎn)換效率相對于單層結(jié)構(gòu)而言比較低，最高僅有11.1%。無論單結(jié)還是多結(jié)VCSEL，氧化孔徑不是越小越好，這一點(diǎn)已經(jīng)在PCE 分析中也有所體現(xiàn)。研究結(jié)果可為高功率1 550 nm VCSEL 的優(yōu)化提供一定的參考。

致謝感謝Crosslight 公司給予軟件PICS3D 試用的支持。