汪東，謝凌寒

（無(wú)錫力芯微電子股份有限公司，江蘇 無(wú)錫 214028）

1 引言

在可穿戴和物聯(lián)網(wǎng)等應(yīng)用領(lǐng)域，系統(tǒng)的供電通常由電池提供。由于電池的容量很有限，為了避免頻繁為電池充電帶來(lái)的麻煩，必須提升電池的能量利用效率，因此超低功耗的電源轉(zhuǎn)換芯片必不可少。相對(duì)于低壓差線性穩(wěn)壓器（LDO），直流轉(zhuǎn)直流電源轉(zhuǎn)換器具有更高的轉(zhuǎn)化效率，因此超低功耗的降壓轉(zhuǎn)換器在可穿戴和物聯(lián)網(wǎng)等應(yīng)用領(lǐng)域的需求特別旺盛。

超低功耗降壓轉(zhuǎn)換器面臨兩大設(shè)計(jì)難點(diǎn)，一個(gè)是如何降低功耗，另一個(gè)是如何在超低功耗下保持良好負(fù)載瞬態(tài)響應(yīng)特性。近年來(lái)，國(guó)外在直流降壓轉(zhuǎn)換器方面已經(jīng)將靜態(tài)電流從幾十微安逐步降為幾微安，甚至幾百納安[1]。本文針對(duì)如何降低功耗做了一些創(chuàng)新工作，同時(shí)通過(guò)調(diào)研發(fā)現(xiàn)，相對(duì)于電壓模和電流模的降壓電路架構(gòu)[2-3]，自適應(yīng)恒定導(dǎo)通時(shí)間（ACOT）的降壓電路架構(gòu)具有更優(yōu)異的瞬態(tài)響應(yīng)特性[4-5]?；谝陨系恼{(diào)研和在超低功耗方面的創(chuàng)新，本文提出了一種超低靜態(tài)電流的ACOT 降壓轉(zhuǎn)換器。

2 超低靜態(tài)電流ACOT 降壓轉(zhuǎn)換器

2.1 系統(tǒng)架構(gòu)

傳統(tǒng)的低功耗降壓電路為了實(shí)現(xiàn)低功耗，在輕載時(shí)也會(huì)關(guān)斷大部分輔助電路，但是通常無(wú)法關(guān)斷基準(zhǔn)電壓和電流偏置等電路。因?yàn)楫?dāng)負(fù)載端有較大電流時(shí)，整個(gè)電路需要立即響應(yīng)起來(lái)，并為負(fù)載提供足夠的能量，而通常的基準(zhǔn)和偏置電路啟動(dòng)時(shí)間需要幾微秒，顯然無(wú)法滿足快速響應(yīng)的要求。因此，在傳統(tǒng)結(jié)構(gòu)中，待機(jī)時(shí)必須讓基準(zhǔn)和普通偏置電路工作，其最低功耗通常維持在幾十微安。

本設(shè)計(jì)為低功耗降壓電路提供了一種新的方法，即在空載時(shí)，當(dāng)電路進(jìn)入休眠模式時(shí)關(guān)斷絕大部分電路，包括基準(zhǔn)電路、普通偏置電路，只保留極低功耗的基準(zhǔn)采樣保持電路、低功耗振蕩器（LP_OSC）和低功耗比較器(LP_CMP)。由于是處于輕載，轉(zhuǎn)換器開(kāi)關(guān)一次后將長(zhǎng)時(shí)間處于睡眠模式，LP_OSC 每隔大約20 ms開(kāi)啟一次基準(zhǔn)電路，開(kāi)啟時(shí)間約為50 s，同時(shí)將基準(zhǔn)值采樣保持在電容中?；鶞?zhǔn)采樣保持電路（靜態(tài)電流約為140 nA）、LP_OSC （靜態(tài)電流約為100 nA）和LP_CMP（靜態(tài)電流約為120 nA）三者的總靜態(tài)電流約為360 nA，從而可以將待機(jī)電流降至430 nA。由于本電路功耗極低，因此各模塊的功耗也較低，電路的動(dòng)態(tài)響應(yīng)速度較慢。為了解決這一問(wèn)題，本文設(shè)計(jì)了ACOT 的降壓架構(gòu)。綜合ACOT 架構(gòu)和低功耗模塊，本電路總體框圖如圖1 所示。

圖1 本電路總體框圖

在重負(fù)載和中等負(fù)載時(shí)，電路工作在正常的ACOT 架構(gòu)的脈沖寬度調(diào)制模式。脈沖寬度調(diào)制模式下主要信號(hào)波形如圖2 所示。

圖2 脈沖寬度調(diào)制模式下主要信號(hào)波形

當(dāng)RAMP_SW 電壓降低至EA_OUT 電壓時(shí)，比較器PWM_CMP 輸出信號(hào)PWM 變高，高位功率管MP 的柵極電壓HSD_GT 變低，即開(kāi)啟上功率管，同時(shí)計(jì)時(shí)器開(kāi)始計(jì)時(shí)。而高位功率管導(dǎo)通時(shí)間由TON計(jì)時(shí)器決定。當(dāng)TON達(dá)到規(guī)定值時(shí)，TON_END 信號(hào)變高，即關(guān)斷上功率管，并開(kāi)啟低位功率管MN。為了得到近似恒定頻率的降壓轉(zhuǎn)換器，高位功率管導(dǎo)通時(shí)間必須隨著輸出電壓VO和輸入電壓VIN的變化而變化[8]。T是轉(zhuǎn)換器的目標(biāo)周期，高位功率管的導(dǎo)通時(shí)間t1為

當(dāng)高位功率管關(guān)斷時(shí)，SW 信號(hào)為低，同時(shí)RAMP_SW 電壓也逐漸降低，當(dāng)RAMP_SW 電壓降低至EA_OUT 電壓時(shí)，PWM_CMP 輸出信號(hào)PWM 變高，高位功率管MP 再次開(kāi)啟，這樣高位功率管MP 和低位功率管MN 重復(fù)開(kāi)啟和關(guān)斷。

2.2 進(jìn)入和退出休眠模式

在極輕載時(shí)，為了節(jié)省靜態(tài)電流，電路必須進(jìn)入休眠模式。在休眠模式，大部分電路關(guān)斷，只有圖1 虛線框中的LP_OSC、采樣保持電路和LP_CMP 仍在工作。

為了克服外部噪聲的影響，通常芯片外部輸出反饋分壓電阻的靜態(tài)電流較大，而且在休眠模式下，外部分壓電阻的電流無(wú)法關(guān)斷。為了在休眠模式時(shí)節(jié)約外部輸出分壓電阻的功耗，采用了內(nèi)部設(shè)定輸出電壓方式。在電路內(nèi)部設(shè)計(jì)了兩路分壓電阻。一路分壓電阻（Rf1和Rf2）在電流連續(xù)模式為EA 提供反饋電壓。在電流連續(xù)模式，開(kāi)關(guān)噪聲較大，因此此支路的電流較大，約為4 μA。當(dāng)電路進(jìn)入休眠模式時(shí)，此支路電流需關(guān)斷。另一路輸出反饋電阻（Rf3和Rf4）在休眠模式下為L(zhǎng)P_CMP 提供反饋電壓。Rf3和Rf4組成電阻分壓網(wǎng)絡(luò)，消耗的電流約為100 nA。

在極輕載時(shí)，每一次高位功率管開(kāi)啟之后，經(jīng)過(guò)導(dǎo)通時(shí)間t1，高位功率管關(guān)斷，低位功率管開(kāi)啟，當(dāng)電感電流IL降到零時(shí)，低位功率管關(guān)斷。如果此時(shí)輸出電壓還是低于設(shè)定值的101%，則12 μs 后（由延時(shí)電路設(shè)定），高位功率管強(qiáng)制開(kāi)啟，再經(jīng)t1時(shí)間后上功率管關(guān)斷，下功率管導(dǎo)通。如果VO已經(jīng)高于設(shè)定值的101%，則LP_CMP 的輸出電壓VO_H為高。當(dāng)?shù)臀还β使茈娏鳛榱?0 μs 后，SLEEP 信號(hào)變高，大部分電路關(guān)斷，即進(jìn)入休眠模式。進(jìn)入休眠模式的主要信號(hào)波形如圖3 所示。

圖3 進(jìn)入休眠模式的主要信號(hào)波形

在休眠模式下，由于高位功率管不再開(kāi)啟，輸入無(wú)法向輸出提供能量，因此輸出電壓會(huì)以很慢的速度往下降。因?yàn)長(zhǎng)P_CMP 是遲滯比較器，當(dāng)輸出電壓低于設(shè)定值的100.5%時(shí)，SLEEP 信號(hào)變低，退出休眠模式。高位功率管開(kāi)啟，輸入向輸出傳遞能量。經(jīng)過(guò)幾次開(kāi)關(guān)周期后，輸出電壓高于設(shè)定值的101%時(shí)，即又進(jìn)入休眠模式。

如何保證超低功耗的降壓電路具有良好的瞬態(tài)響應(yīng)特性是個(gè)設(shè)計(jì)難點(diǎn)。因?yàn)樵谛菝吣Ｊ綍r(shí)，大部分電路包括偏置電路、誤差放大器等都已經(jīng)關(guān)斷。當(dāng)負(fù)載電流突然增加時(shí)，如何在短時(shí)間內(nèi)讓這些電路迅速醒來(lái)并正常工作是個(gè)難點(diǎn)。本設(shè)計(jì)中，當(dāng)負(fù)載電流突然增加時(shí)，LP_CMP 輸出變低，SLEEP 信號(hào)也隨之變低，即退出休眠模式，高位功率管立即導(dǎo)通，導(dǎo)通時(shí)間由TON設(shè)定。在此段時(shí)間內(nèi)，偏置和誤差放大器等電路迅速醒來(lái)，并進(jìn)入正常工作狀態(tài)，從而保證及時(shí)為輸出提供能量，也給偏置和誤差放大器等電路提供了醒來(lái)緩沖時(shí)間。

2.3 基準(zhǔn)的采樣保持電路

帶隙基準(zhǔn)電壓的初始值通常約為1.25 V[6]，而誤差放大器和低功耗比較器的基準(zhǔn)電壓都是0.6 V，因此需要緩沖器將最初的基準(zhǔn)電壓分壓成所需的基準(zhǔn)電壓，VREF=0.6 V。

為了在休眠模式時(shí)盡可能地降低待機(jī)電流，電路僅讓LP_OSC、電壓基準(zhǔn)的采樣保持電路和LP_CMP處于工作狀態(tài)。其中電壓基準(zhǔn)的采樣保持電路如圖4所示，當(dāng)OSC 和SLEEP 信號(hào)都為高時(shí)，圖4 中的帶隙基準(zhǔn)電壓模塊工作，開(kāi)關(guān)S1 導(dǎo)通，帶隙基準(zhǔn)電壓模塊產(chǎn)生的基準(zhǔn)電壓VBG存儲(chǔ)在電容C1 上；當(dāng)OSC 信號(hào)為低時(shí)帶隙基準(zhǔn)電壓電路關(guān)斷，開(kāi)關(guān)S2 導(dǎo)通。當(dāng)SLEEP 信號(hào)為低時(shí)，即退出休眠模式，帶隙基準(zhǔn)電壓電路一直正常工作，且開(kāi)關(guān)S1 和S2 都導(dǎo)通。

圖4 電壓基準(zhǔn)的采樣保持電路

2.4 ACOT 產(chǎn)生電路

對(duì)于ACOT 架構(gòu)的降壓或升壓電路來(lái)說(shuō)，本身并不需要產(chǎn)生固定頻率的振蕩器，但是需要通過(guò)內(nèi)部電路計(jì)算出所需的開(kāi)關(guān)頻率[7]。對(duì)SW 電壓VSW的積分和TON計(jì)時(shí)電路如圖5 所示。

圖5 對(duì)VSW 的積分和TON 計(jì)時(shí)電路

當(dāng)降壓電路處于穩(wěn)態(tài)時(shí)，高位功率管導(dǎo)通相位內(nèi)電感電流上升值等于低位功率管導(dǎo)通相位內(nèi)電感電流的下降值，VSW和VO與電感電流須滿足電感的伏秒平衡原理[8]，設(shè)定在電感電流連續(xù)模式下，高位功率管導(dǎo)通時(shí)間為t1，低位功率管導(dǎo)通時(shí)間為t2，則有

由式（2）可得

開(kāi)關(guān)周期等于高位功率管和低位功率管開(kāi)啟時(shí)間之和，因此

將式（4）代入式（3），并化簡(jiǎn)可得

設(shè)定

將式（6）代入式（5），可得

其中，

R3和R4為對(duì)VSW的分壓電阻。理論上穩(wěn)態(tài)時(shí)VO等于SW 的平均電壓，但是電感存在寄生電阻RDC，當(dāng)電感電流IL流經(jīng)電感時(shí)，會(huì)產(chǎn)生壓降。因此＞VO，兩者的關(guān)系如下：

因此實(shí)際電路中的設(shè)定為

這樣能消除電感寄生電阻RDC對(duì)T的影響。

VC為電容C的電壓，根據(jù)運(yùn)算放大器兩輸入端的虛短原理[9]，圖5 中節(jié)點(diǎn)A 和B 的電壓相等，又由于PMOS 管MP1 和MP2 的寬長(zhǎng)比相等，因此在高位功率管導(dǎo)通時(shí)，A 點(diǎn)充電電流為

在高位功率管導(dǎo)通結(jié)束時(shí)刻，A 點(diǎn)電壓為

而由于在低位功率管導(dǎo)通時(shí)，SW 電壓約等于0，因此，

在實(shí)際電路中，可認(rèn)為當(dāng)高位功率管開(kāi)始導(dǎo)通時(shí)，對(duì)電容C開(kāi)始充電。在高位功率管導(dǎo)通結(jié)束時(shí)刻，A點(diǎn)電壓為

此刻，比較器CMP 兩輸入值相等，比較器輸出TON_END 變高，高位功率管隨即關(guān)斷。而CMP 負(fù)輸入的端電壓為，因此高位功率管導(dǎo)通時(shí)間理論上滿足式（10），ACOT 高位功率管導(dǎo)通時(shí)間t1滿足：

因此，理論上電感電流連續(xù)模式下的T基本恒定，不會(huì)因輸入電壓、輸出電壓以及負(fù)載電流的變化而發(fā)生大的改變。

3 版圖和實(shí)測(cè)數(shù)據(jù)

芯片采用0.18 μm CMOS 進(jìn)行設(shè)計(jì)，芯片的整體版圖如圖6 所示，整體面積約為1.6 mm2。

圖6 芯片的整體版圖

在實(shí)際應(yīng)用中，輸入和輸出電容都為10 μF，電感值為2.2 μH。實(shí)測(cè)顯示，輸入電壓為3.6 V，空載輸出電壓為1.2 V，25 ℃時(shí)典型待機(jī)電流僅為0.43 μA。當(dāng)輸出電壓設(shè)定為1.2 V 時(shí)，在不同輸入電壓和溫度下的待機(jī)電流IQ如圖7 所示。

圖7 不同輸入電壓和溫度下的IQ（VO=1.2 V）

當(dāng)輸出電壓為3.3 V，輸入電壓分別為3.6 V、4.2 V、5.0 V 和5.5 V 時(shí)，可為輸出提供最大600 mA 電流，當(dāng)輸出電流從1 μA 到600 mA 變化時(shí)，芯片實(shí)測(cè)效率如圖8 所示。從圖8 可知，峰值效率可達(dá)96%，IO=10 μA，輸入電壓為5.0 V 時(shí)的效率約為83%。

圖8 芯片實(shí)測(cè)效率

當(dāng)輸入電壓為5.0 V、輸出電壓為3.3 V 時(shí)，負(fù)載電流從5 mA 經(jīng)歷10 μs 跳變到300 mA，輸出電壓掉了約130 mV。當(dāng)負(fù)載電流從300 mA 經(jīng)歷10 μs 降到5 mA 時(shí)，輸出電壓過(guò)沖約為70 mV。瞬態(tài)響應(yīng)實(shí)測(cè)波形如圖9 所示。從圖9 可知，本設(shè)計(jì)對(duì)負(fù)載電流的跳變有很好的瞬態(tài)響應(yīng)特性。

圖9 瞬態(tài)響應(yīng)實(shí)測(cè)波形

VIN=5.0 V 時(shí)，不同輸出電壓和負(fù)載電流下的開(kāi)關(guān)頻率如圖10 所示，在輕載時(shí)，開(kāi)關(guān)頻率較低，當(dāng)負(fù)載逐步增加時(shí)開(kāi)關(guān)頻率隨之增加。當(dāng)進(jìn)入電感電流連續(xù)模式時(shí)，開(kāi)關(guān)頻率基本恒定在1.2 MHz 附近。

圖10 不同輸出電壓和負(fù)載電流下的開(kāi)關(guān)頻率

在超低功耗方面，本設(shè)計(jì)與同類已有產(chǎn)品的比較如表1 所示。從表1 可知，相對(duì)于已有產(chǎn)品，本設(shè)計(jì)在輸入電壓范圍、最大負(fù)載能力和效率等方面均有一定優(yōu)勢(shì)。

表1 本設(shè)計(jì)與同類已有產(chǎn)品的比較

4 結(jié)論

本文設(shè)計(jì)了一種超低功耗降壓電路，在負(fù)載極低時(shí)，系統(tǒng)進(jìn)入休眠模式，僅保留基準(zhǔn)采樣保持電路、LP_OSC 和LP_CMP，其他電路模塊都關(guān)斷，在沒(méi)有開(kāi)關(guān)動(dòng)作的時(shí)候靜態(tài)電流僅為360 nA，3.6 V 輸入、1.2 V空載輸出的典型待機(jī)電流為430 nA。在10 μA 負(fù)載下效率大于80%，峰值效率可達(dá)96%。在如此之低的靜態(tài)功耗之下，為了保持良好的瞬態(tài)響應(yīng)特性，采用自適應(yīng)恒定導(dǎo)通模式的降壓電路架構(gòu)，并在理論上推導(dǎo)了該架構(gòu)能在電流連續(xù)模式下保持頻率恒定的原理，芯片實(shí)測(cè)頻率和理論值基本吻合。從芯片的實(shí)測(cè)數(shù)據(jù)來(lái)看，芯片的瞬態(tài)響應(yīng)和頻率恒定性均符合預(yù)期，能滿足低功耗應(yīng)用場(chǎng)景的需求。