宋海波 羅 松 符 博 鄧倫華

［（勝宏科技（惠州）股份有限公司，廣東 惠州 516211）］

0 引言

近年來，隨著高頻高速信號的快速發(fā)展，對印制電路板（printed circuit board，PCB）的信號完整性要求越來越嚴格。其中，阻抗匹配性是至關重要的問題。為保證有效的阻抗匹配性，PCB阻抗控制成為重中之重。然而，隨著電子產(chǎn)品不斷朝小型化、多功能化等智慧型方向發(fā)展，PCB上安裝元器件越來越密集，走線設計不可避免地出現(xiàn)阻抗線到銅間距不足的問題，在PCB 制作時經(jīng)常會忽略線到銅間距對阻抗的影響，導致實際阻抗達不到要求。因此，本文研究了一種能解決導線間距對阻抗影響的方法。

1 術語說明

信號線：用作信號傳輸載體的走線。一般有兩種，分別是微帶線和帶狀線。

接地層：PCB 阻抗中的接地回路層，又稱為參考層。

跨層阻抗：信號線與參考層為非相鄰層的阻抗。

共面阻抗：接地線在信號線旁邊布線，且接地線通過孔連接到相對層上的接地部分的阻抗。PCB 布線設計中，接地線與相對層上的接地部分一般均設計為銅面。

跨越層：跨層阻抗中，信號線與參考層中間所跨過的層次。例如信號線L1 層與參考層L5 層的阻抗模型設計中的L2、L3、L4 層均為跨越層，如圖1所示。

圖1 阻抗疊構示意圖

線到銅間距：阻抗信號線與旁邊接地線間的距離。

切面間距：信號線投影部分到跨越層中旁邊線路或銅面的距離。

2 基本信息

阻抗基本的要求信息見表1。

表1 阻抗基本信息

3 驗證分析

3.1 線到銅間距變化對阻抗的影響

在同一片板上分別設計不同線寬大小、不同的線到銅間距的阻抗，測試驗證各種線寬下，線到銅間距的變化對阻抗的影響。通常情況下，阻抗線到銅間距設計為0.50 mm。不同線到銅間距的阻抗量測數(shù)據(jù)見表2。

表2 不同線到銅間距的阻抗量測數(shù)據(jù)

3.1.1 驗證分析

①隨著線到銅的距離變大，對應的阻抗也不斷變大，當線到銅距離變大到一定程度時，阻抗基本不變。② 線寬≤0.175 mm 的阻抗，線到銅的距離是線寬的3 倍（約0.50 mm）以上時，阻抗基本不變；線到銅的距離是線寬的2 倍以上時，阻抗的變化較小，在0.5 Ω 以內(nèi)。③線寬在0.175 mm 以上的阻抗，線到銅的距離是線寬的2倍以上時，阻抗基本不變。

3.1.2 小結(jié)

常規(guī)阻抗線到銅間距設計最小需滿足≤20 mm且是線寬的2 倍以上，否則，需按照共面阻抗方式設計，將線到銅間距代入阻抗計算。

3.2 跨層阻抗中切面間距變化對阻抗的影響

在同一片板上分別設計相同線寬、相同線到銅間距、不同切面間距的阻抗，測試驗證不同切面間距的變化對阻抗的影響，其中，線寬0.50 mm，線到銅間距0.50 mm，特性阻抗設計值74.5 Ω。不同切面間距的阻抗量測數(shù)據(jù)見表3。

表3 不同切面間距的阻抗量測數(shù)據(jù)

3.2.1 小結(jié)

當跨越層L2、L3、L4層中有任意一層的切面間距小于線到銅間距時，實測阻抗值均會小于設計阻抗值74.5 Ω，且跨越層中切面間距越小，對應阻抗實測值越?。划斂缭綄覮2、L3、L4層所有層次的切面間距大于或等于線到銅間距時，實測阻抗值與設計阻抗值74.5 Ω相符合。

因此，跨層阻抗設計中，跨越層任意一層切面間距必須大于或等于阻抗信號線到銅的距離。

4 結(jié)語

為了保證阻抗?jié)M足客戶需求，準確判斷阻抗的真實情況，通過間距對阻抗影響的驗證分析，PCB非共面阻抗設計中線到銅間距必須≤0.50 mm，且大于線寬的2 倍，跨層阻抗的跨越層切面間距必須大于或等于阻抗信號線到銅的距離。