謝洪森，王 鼎，劉云飛，黃子革，張建明

（1.海軍航空大學青島校區(qū)，山東 青島 266041；2.中國電子科技集團公司第二十研究所，陜西 西安 710068）

0 引 言

現(xiàn)代航空飛行器飛行空域大、速度快，對航空導航引導性能提出了更高要求，尤其是飛機著陸飛行過程中對導航引導精度要求更高。精密測距器主要是用于機場或航路，保障飛機精準測定相對固定標志點的距離信息，確保飛行員據(jù)此信息操縱飛機并及時調整控制飛機空中飛行或下降著陸姿態(tài)[1]。當前，導航測距系統(tǒng)安裝位置周邊地理地質環(huán)境條件等復雜多變，加上空中各類電磁信號經(jīng)常會干擾系統(tǒng)測距性能，為此對導航測距系統(tǒng)開展常態(tài)化和定期主要性能檢測校驗是非常必要的。目前，國內尚無針對精密測距器專用的檢測設備[2]。傳統(tǒng)的檢測校驗方法是依托專用導航校驗飛機對測距系統(tǒng)實施的專項飛行，但飛行計劃復雜、檢驗周期長，受空域飛行條件限制等多種因素制約，無法滿足高效率、大批次飛行保障任務的精密測距系統(tǒng)快速檢測校驗需求。

本文所設計的精密測距器專用檢測設備采用FPGA、DSP 和ARM 技術為主體的設計架構[3]，綜合運用嵌入式微處理器顯示控制、詢問與應答信號調制解調、測距精度標校、PFE 與CMN 精度分析、天線方向圖仿真等技術方法，基于C/C++語言編程、VHDL 或Verilog 硬件描述語言等方式，在不同要求的運行環(huán)境下進行軟件開發(fā)設計，實現(xiàn)測距設備在IA 模式和FA模式下的應答延時、目標距離、應答效率、發(fā)射速率等測試，以及PFE、CMN 精度解算常規(guī)測試；完成對測距設備靈敏度和動態(tài)范圍、應答器譯碼能力[4]、應答器鄰道抑制和通頻帶等性能的高級測試。經(jīng)現(xiàn)場與精密測距器配合測試試驗，結果表明：設備性能穩(wěn)定可靠，現(xiàn)場使用便攜，測試精度滿足測距設備檢測誤差要求，能夠有效解決精密測距器無法實現(xiàn)常態(tài)化和定期檢測校驗的難題。

1 檢測設備結構及原理

專用檢測設備主要包括詢問器、天線和饋線三部分，其總體構成框圖如圖1 所示。詢問器由控制及監(jiān)測單元、微波頻率源及調控放大組件、詢問接收通道及雙工器組件、顯示及控制單元、電源模塊等組成。在控制及監(jiān)測處理單元控制下，微波頻率源及調控放大組件生成激勵信號，經(jīng)過調制、放大處理產(chǎn)生距離詢問脈沖對，通過詢問接收通道及雙工器組件和天線，向被測測距設備發(fā)射詢問脈沖對。測距設備應答器接收該詢問脈沖，經(jīng)系統(tǒng)固定延時T0（單位為μs）后，發(fā)出應答脈沖對至專用檢測設備接收，應答脈沖經(jīng)雙工器組件進入詢問接收通道，放大、處理進入控制及監(jiān)測處理單元，如確認為本次詢問的應答脈沖，即測出發(fā)射詢問脈沖至應答脈沖之間的延時時間T，所測距離L為：

圖1 專用檢測設備總體構成框圖

式中C為電磁波傳播速度，取值為3×108m/s。

2 檢測設備硬件設計

2.1 控制及監(jiān)測單元

控制及監(jiān)測單元采用FPGA、DSP 和ARM 為主體的設計架構，主要包括ADC 及DAC、FPGA、DSP、ARM、電源等單元電路。單元電路原理框圖如圖2 所示。

圖2 控制及監(jiān)測單元電路原理框圖

2.1.1 ADC 及DAC 單元設計

ADC 單元主要基于AD9467 芯片，采用差分雙巴倫平衡設計，對輸入的70 MHz 模擬中頻進行濾波，單端到差分轉換，將模擬中頻信號轉換為數(shù)字信號，并傳送到FPGA 單元進行處理。DAC 單元主要基于LTC1668 芯片，輸出采用差分電流型設計，將FPGA 傳送的數(shù)字基帶包絡信號轉換為模擬基帶包絡信號，并通過放大器放大到0~4 V 幅度輸出。

2.1.2 FPGA 單元設計

FPGA 選 用XC7K325T-2FFG900I 芯 片[5]，主 要 產(chǎn) 生控制邏輯信號，發(fā)送基帶包絡信號，接收預處理70 MHz中頻信號。設計采用了Master SPI 配置模式，M[2:0]=001，按照x4 總線寬度的程序加載設計。系統(tǒng)時鐘由恒溫晶振10 MHz 參考時鐘經(jīng)PLL 芯片產(chǎn)生150 MHz 的LVDS 時鐘提供。

2.1.3 DSP 單元

DSP 單元選用TMS320C6416 芯片作為信號處理算法的主體，對FPGA 預處理的數(shù)據(jù)進行分析、計算。設計采用了EMIF 8 bit ROM BOOT 模式，即BEA[19:18]=10。DSP 時鐘是通過DSP 的PLL 輸入時鐘50 MHz，經(jīng)內部12 倍頻（600 MHz）為CPU 提供信號。

2.1.4 ARM 單元設計

ARM 選用MCIMX6Q6AVT10AC 芯片，主要與顯示及控制單元鍵盤、顯示屏等協(xié)作實現(xiàn)人機交互界面設計。設計采用8 bit eMMC Boot，啟動SD4S 接口，即單板設 置BOOT_CFG1[7：4]=011X，BOOT_CFG2[6：5]=10，BOOT_CFG2[4:3]=11。ARM 的 源 端 時 鐘 由24 MHz 和32.768 kHz 兩個高低頻晶體振蕩器提供。ARM 的DDR使用多模式DDR 控制器，設計中使用DDR3×64 存儲類型，DDR3 存儲大小為1 GB，數(shù)據(jù)位寬為64 bit。

2.1.5 環(huán)路濾波器設計

根據(jù)環(huán)路濾波器設計準則，環(huán)路帶寬小于1 /10 的鑒相頻率（10 MHz）即小于1 MHz，相位裕度大于45°。實際設計環(huán)路帶寬為409 kHz，相位裕度為66.2°，濾波器電容選擇溫度系數(shù)好的NPO 電容。

2.1.6 電源單元設計

電源單元主要是將外部輸入的5 V 電源轉換為各個芯片的工作電源，并實現(xiàn)電源的上電時序控制。

2.2 微波頻率源及調控放大組件

組件工作在L 波段，微波頻率源主要實現(xiàn)1 024~1 151 MHz詢問脈沖發(fā)射，產(chǎn)生一本振1 642~1 893 MHz和二本振750 MHz 的激勵工作頻率；調控放大組件對詢問發(fā)射激勵頻率進行脈沖調制和幅度調制，實施功率控制并放大至20 W 功率，同時給出相應的監(jiān)測信號。

2.2.1 頻率合成源

頻率源是低相噪、多頻點組件，主要為設備提供低相噪的L 波段頻率合成信號，即產(chǎn)生1 個P 波段的單點頻率和2 個L 波段的多點頻率。電路采用模塊化設計，實現(xiàn)了電路小型化、高穩(wěn)定度、低相位噪聲、寬頻帶、小步進的技術要求。

2.2.2 調制放大器

電路采用線性放大電路，由功率分配器、RF 高斯脈沖調制器、RF 功率放大器、高斯脈沖整形電路、開關脈沖調制電路等組成，其原理圖如圖3 所示。

圖3 調制放大器原理框圖

功率分配器將頻率源輸出信號進行功率分配，一路放大輸出至（10±1.5）dBm，為連續(xù)波輸出，輸出選用GALI-2 器件，采用開關控制，保證其輻射泄漏低于-40 dBm；另一路進入RF 高斯脈沖調制器，調制器采用兩個高線性高速衰減器完成高斯脈沖的射頻線性調制，調制度大于50 dB。RF 功率放大器設計選用GaAsFET 進行三級放大，將調制的高斯脈沖信號不失真放大輸出至20 W 電平，輸出通過微帶低通濾波器，其抑制諧波電平輸出大于50 dBc。脈沖調制器即RF 開關，主要是提高收發(fā)之間的隔離，降低反射通道的漏信號對接收的干擾，開關射頻通斷比設計大于50 dBc。

2.3 詢問接收通道及雙工器組件

組件工作在L 波段，主要實現(xiàn)應答信號和導脈沖信號的變頻濾波和放大、應答信號和導脈沖信號功率檢測、中頻信號視頻檢波、接收通道增益控制以及數(shù)字處理與控制等功能。其原理框圖如圖4 所示。

圖4 詢問接收通道及雙工器組件原理框圖

設備為收發(fā)分時工作模式[6]，天線端口設計分立式PIN 開關實現(xiàn)收發(fā)狀態(tài)切換。在詢問信號通過天線發(fā)射時，導脈沖電路耦合提取詢問信號（1 025~1 150 MHz）與63 MHz 本振信號，混頻得到962~1 213 MHz 的導脈沖信號，F(xiàn)PGA 接收外部送入的頻率碼，對其進行控制、選頻及濾波放大，由SW2 選通輸出至接收通道。導脈沖信號通過低噪聲放大和鏡頻濾波送入增益控制衰減器進行幅度控制，與一本振（1 642~1 893 MHz）和二本振（750 MHz）混頻濾波輸出70 MHz 中頻信號，同時經(jīng)耦合檢波輸出視頻脈沖信號。接收功率檢測是通過低噪聲放大器后檢波輸出包絡信號，經(jīng)A/D 視頻包絡采樣處理，再通過FPGA 計算出對應的輸入功率值。

2.4 顯示及控制組件

顯示及控制組件主要包括鍵盤、導光板LED、液晶顯示屏、對外接口及指示燈等驅動控制。鍵盤采用十六進制掃描碼對應數(shù)字、字母及標準功能鍵；背光采用LED 冷光源，提高發(fā)光效率；顯示屏支持垂直和水平視角大于70°，亮度非均勻性小于20%；17 個外部接口完成指示燈、開關和通信接口，RJ 45 網(wǎng)口、USB 接口及RS 232 采用標準定義，RF 輸入、連續(xù)波輸出、發(fā)射檢波、中頻檢波、同步輸出采用射頻接口；液晶顯示控制組件主要完成鍵盤數(shù)據(jù)、顯示屏驅動、以太網(wǎng)口、RS 232 數(shù)據(jù)、RF 開關、電源等低頻信號傳送；電源采用直流12 V穩(wěn)壓供電。

2.5 電源模塊

電源模塊采用單相交流、直流和鋰電池三種供電方式，按照優(yōu)先交流再直流，最后鋰電池順序供電。單相AC 220 V/50 Hz 交流經(jīng)AC/DC 整流濾波輸出24 V 電壓，一路給16.8 V/10 A 鋰電池充電，另一路經(jīng)DC/DC 固定穩(wěn)壓器輸出5 V、12 V、8 V 電壓供設備使用。外部15 V 電壓或鋰電池組16.8 V 電壓經(jīng)穩(wěn)壓輸出供設備使用。電源模塊具備過欠壓、過溫、輸出短路等保護功能，可通過RS 485 接口實現(xiàn)對鋰離子蓄電池組容量、電壓及溫度監(jiān)測實時顯示功能。

3 天線設計與仿真

天線設計采用寬帶偶極子結構形式，工作在L 頻段，相對帶寬為24%，建立了天線仿真模型，通過仿真軟件Ansoft HFSS 對整個頻段內電壓駐波比進行仿真設計，仿真結果如圖5 所示，滿足電壓駐波比小于2.0 的性能要求。設計中分別選取960 MHz、1 094 MHz、1 224 MHz低中高3 個頻率點，在阻抗50 Ω 條件下進行了E 面和H 面方向圖仿真，表1 給出了方向圖增益仿真數(shù)據(jù)表。圖6 為1 094 MHz E 面方向圖，其天線增益為2.32 dB；圖7 為1 224 MHz H 面方向圖，其天線增益為2.07 dB，方向圖增益均大于0 dB 設計指標要求。

表1 E 面和H 面方向圖增益仿真數(shù)據(jù)表

圖5 天線電壓駐波比

圖6 1 094 MHz E 面方向圖

圖7 1 224 MHz H 面方向圖

4 檢測設備軟件設計

軟件設計包括FPGA 信號處理、顯示與控制、DSP 監(jiān)控軟件，在控制及監(jiān)測處理單元運行。其中FPGA 信號處理軟件采用VHDL 或Verilog 硬件描述語言，在ISE 環(huán)境下調試；顯示與控制軟件采用C/C++語言編程，在Qt環(huán)境下開發(fā)調試；DSP 監(jiān)控采用C 語言和匯編語言相結合編程，在CCS 環(huán)境下調試。

4.1 FPGA 信號處理軟件

FPGA 信號處理軟件主要為外部電路提供離散控制信號，通過DAC 輸出基帶包絡信號，控制ADC 對70 MHz 中頻信號采樣和信號處理，對外具有多種通信功能，其信號處理功能框圖如圖8 所示。中頻信號解算過程：70 MHz 中頻模擬信號經(jīng)A/D 采樣和數(shù)字帶通濾波電路濾波，采用正交解調方式解調出基帶信號，通過對信號預選判斷和緩存有效信號。一是采用延遲比較法進行脈沖對識別，根據(jù)緩存基帶信息進行應答脈沖的搜索、鎖定，計算出距離值，將距離值作為PFE 和CMN評估模塊的輸入，完成對距離解算結果評估；二是記錄滿足脈沖編碼要求的脈沖對，計算每秒鐘有效脈沖對數(shù)目，即為測距設備的發(fā)射速率。

圖8 FPGA 信號處理功能框圖

4.2 顯示與控制軟件

顯示與控制軟件主要實現(xiàn)對內控制及監(jiān)測處理單元通信，對外提供人機交互界面，在ARM 中運行，支持用戶設置參數(shù)、實時測試數(shù)據(jù)、文件管理和校準操作等功能。軟件主流程如圖9 所示，常規(guī)測試和高級測試功能界面如圖10、圖11 所示。

圖9 顯示與控制軟件主流程

圖10 常規(guī)測試功能界面

圖11 高級測試功能界面

常規(guī)測試主要完成的內容有：設置波道、工作模式、距離真值、詢問電平、詢問速率，軟件打開關閉射頻，實時顯示測試測量結果、延時、效率、速率、PFE、CMN 以及識別碼信息；查看當前CMN 和PFE 曲線動態(tài)圖；顯示時間、溫度、參數(shù)范圍提示等。高級測試可選擇指定測試選項測試，主要完成通頻帶測試、鄰波道抑制測試、譯碼測試、靈敏度和動態(tài)范圍測試，實時顯示當前測試結果。

文件管理支持選擇存儲時間1 min、2 min、5 min 和10 min，存儲數(shù)據(jù)自動生成以當前時間為文件名的CSV格式文件，可更新存儲列表，支持數(shù)據(jù)回放。校準功能實現(xiàn)用戶對參數(shù)進行校準，參數(shù)包含IA 和FA 模式下的X 延時、Y 延時、W 延時和Z 延時。

4.3 DSP 監(jiān)控軟件

監(jiān)控軟件主要完成測距解算，為延時距離解算、PFE、CMN 解算及應答效率測試等提供數(shù)據(jù)輸入。延時距離解算流程如圖12 所示，F(xiàn)PGA 產(chǎn)生詢問脈沖基帶信號，經(jīng)DAC 轉換調制生成70 MHz 詢問脈沖信號；通過AGC 脈沖峰值平均值與上下限比較控制，對應答脈沖對編碼間隔進行鑒別和濾除；根據(jù)發(fā)射信號記錄定時點，估算應答脈沖出現(xiàn)時間窗口，對窗口內記錄的所有脈沖進行有效應答脈沖識別，完成距離解算，經(jīng)平滑濾波解算輸出延時距離[7]。

圖12 測距解算流程

根據(jù)距離解算得到延時距離輸出以及顯示控制軟件輸入的距離真值[8]，解算出PFE、CMN，軟件流程如圖13 所示。由顯示與控制軟件設置發(fā)射速率，DSP 監(jiān)控軟件定時觸發(fā)詢問脈沖發(fā)射指令，通過測距解算流程記錄應答脈沖對數(shù)，1 s 計算一次應答脈沖對數(shù)與發(fā)射速率比值，即為應答效率。由FPGA 軟件通過脈沖識別算法對接收信號進行篩選，若當前脈沖對滿足編碼要求，則認為設備發(fā)射有效脈沖對，統(tǒng)計1 s 內有效脈沖對的個數(shù)，即為發(fā)射速率[9]。每隔1 s，DSP 監(jiān)控軟件從FPGA 軟件中讀取一次發(fā)射速率，并輸出到界面顯示，具體軟件流程如圖14 所示。

圖13 PFE、CMN 解算流程

圖14 應答效率測試流程

5 實驗數(shù)據(jù)與結論

測距專用檢測設備利用某機場精密測距器配合進行了現(xiàn)場測試驗證。依據(jù)導航測距設備使用相關標準規(guī)定要求，測試環(huán)境場地選擇距精密測距設備天線正向408 m、天線中心左右±20°扇區(qū)內，一字分布設置11 個測試點（A6~A16）作為標定點，標定中采用408 m 作為距離真值，專用檢測設備測距天線架設高度[10]大于3 m。將設備天線、饋線與主機正確連接后，依次在A6~A16標定測試點處與實裝進行配合測試，測試過程中在IA和FA 模式下分別設置X 延時、Y 延時、W 延時、Z 延時對應18、47、56、119 工作波道，在IA 和FA 模式下實測距離值，實測結果如表2 所示。

表2 專用檢測設備距離測試實測數(shù)據(jù)表

表2 測試結果表明：專用測試設備具備IA 模式和FA 模式的應答延時及目標距離測試功能，驗證了檢測設備功能、性能的有效性和準確性。

6 結 語

本文針對精密測距器周邊電磁干擾環(huán)境復雜多變、需進行常態(tài)化性能指標檢測標校的實際應用情況，采用ARM 微處理器、DSP 和FPGA 等技術設計一種便攜式專用檢測設備。綜合運用C/C++、匯編語言、VHDL 與Verilog 等，在不同編程環(huán)境下開發(fā)軟硬件測試程序。在實現(xiàn)對精密測距器在IA 和FA 模式下的應答延時、目標距離、應答效率等常規(guī)測試的基礎上，創(chuàng)新性地加入接收機靈敏度、動態(tài)范圍、鄰波道抑制和通頻帶等高級測試功能，并結合精密測距系統(tǒng)進行測試實驗。

實驗結果表明，所設計的專用檢測設備測距精度誤差滿足指標要求（優(yōu)于±30 m），能夠有效滿足精密測距器常態(tài)化檢測的需求。