王燕

（西南電子設(shè)備研究所 四川省成都市 610036）

電源管理是電子系統(tǒng)中的核心模塊，在目前電子系統(tǒng)低功耗、高集成度、智能化、可重構(gòu)的要求下，對電源管理提出了高效率、低噪聲、低紋波等要求。主流的電源管理有開關(guān)穩(wěn)壓器（DC-DC）、低壓差線性穩(wěn)壓器（LDO）。

開關(guān)穩(wěn)壓器需要電感和電容等外部元件配合才能在很寬的電壓范圍內(nèi)工作，因此布局受限，瞬態(tài)響應(yīng)慢，存在潛在的噪聲干擾。LDO 具有外圍電路簡單、瞬態(tài)響應(yīng)快、不引入額外噪聲等優(yōu)點(diǎn)，廣泛應(yīng)用于各類電子設(shè)備中。得益于半導(dǎo)體技術(shù)進(jìn)步，在LDO 的導(dǎo)通回路中采用低導(dǎo)通阻抗RDS(ON)的功率MOSFET 可以進(jìn)一步提高LDO 的效率[1]。在電源噪聲方面，LDO 能夠衰減開關(guān)穩(wěn)壓器生成的電壓紋波。當(dāng)涉及給頻率合成器、調(diào)制器、高分辨率數(shù)模轉(zhuǎn)換器等對噪聲敏感的器件供電時(shí)，LDO 是首選。

然而，某些應(yīng)用中電源紋波抑制已經(jīng)達(dá)到傳統(tǒng)低噪聲LDO 的極限。例如，在某些高端壓控振蕩器（VCO）的供電中，電源噪聲直接影響VCO 的輸出相位噪聲。此外，為滿足整體系統(tǒng)效率的要求，LDO 通常用于對噪聲相對較高的開關(guān)轉(zhuǎn)換器的輸出進(jìn)行后級調(diào)節(jié)。因此合理的使用LDO 降低電源噪聲變得至關(guān)重要。

1 LDO降低電源噪聲的方法

1.1 選取合適的PSRR降低電源噪聲

LDO 原理框圖如圖1所示。當(dāng)負(fù)載發(fā)生變化時(shí)會(huì)引起電壓波動(dòng)，誤差放大器將采樣的電壓波動(dòng)放大之后作用到調(diào)整管以保持負(fù)載電壓的恒定輸出。

圖1：LDO 原理圖

LDO 的優(yōu)勢之一是能夠衰減開關(guān)穩(wěn)壓器生成的電壓紋波進(jìn)而降低電源噪聲。電源抑制比(PSRR)表示特定頻率的交流元件從 LDO 輸入衰減到輸出的程度，其表達(dá)式為式（1）：

LDO 的PSRR 與頻率并非線性關(guān)系，以常用高PSRR 的LDO 器件ADM7151[2]為例，圖2 為該器件PSRR 與頻率的關(guān)系。

圖2：ADM7151 的PSRR 與頻率的關(guān)系

由圖可得在1 kHz～100 kHz 頻段內(nèi)的PSRR 優(yōu)于90 dBc，而在其它頻段PSRR 惡化嚴(yán)重。因此，當(dāng)選用LDO 時(shí)，應(yīng)當(dāng)著重考慮噪聲所在頻段的PSRR。

1.2 選取低噪聲LDO與使用降噪電容器降低電源噪聲

要獲得干凈的直流電源，僅關(guān)注PSRR，而忽略LDO 輸出的噪聲是不可取的。LDO 作為電子器件，在抑制外部噪聲的同時(shí)內(nèi)部同樣會(huì)產(chǎn)生噪聲。選擇低噪聲LDO 并采取措施降低內(nèi)部噪聲是不可或缺的環(huán)節(jié)。LDO 自身噪聲來源：內(nèi)部的晶體管、電阻，外部的元器件等。LDO 自身的噪聲種類包括：熱噪聲、散粒噪聲和閃爍噪聲等。如圖3所示為LDO 自身噪聲在時(shí)域中的表現(xiàn)，熱噪聲和散粒噪聲都是隨機(jī)的，不隨頻率而變化；而閃爍噪聲源自半導(dǎo)體的表面缺陷，跟頻率呈反比特性。

圖3：LDO 自身噪聲在時(shí)域中的表現(xiàn)

在時(shí)域中分析噪聲十分困難，通常情況可通過兩種主要方法來分析噪聲：頻域分析噪聲和以積分值形式分析噪聲。LDO 產(chǎn)品的數(shù)據(jù)資料中通常會(huì)提供積分噪聲值和噪聲功率譜密度，積分噪聲值通常為10 Hz～100 kHz范圍，以微伏均方根值(μVRMS)表示。噪聲功率譜密度通常提供曲線，通過對比積分噪聲值和噪聲功率譜密度曲線才能更加準(zhǔn)確地進(jìn)行LDO 器材選型。

當(dāng)選擇具有低噪聲特性的LDO 之后，使用降噪電容器能進(jìn)一步降低電源噪聲。降噪電容器CNR處于圖4中的虛線處。

圖4：具有降噪引腳NMOS 型LDO

添加降噪電容器CNR將與內(nèi)部電阻形成RC 濾波器，降低由電壓基準(zhǔn)VREF生成的噪聲。圖5 顯示了不同容值降噪電容器CNR對輸出噪聲產(chǎn)生的影響。

由圖5 可知采用降噪電容器可以顯著地降低電源噪聲。此外，降噪電容器還會(huì)在啟動(dòng)期間引入 RC 延遲，導(dǎo)致輸出電壓以較慢的速率斜升。當(dāng)輸出端或負(fù)載上存在大容量電容，需要減小浪涌電流時(shí)，添加降噪電容器就能有效地提高輸出電壓轉(zhuǎn)化率，防止浪涌電流出現(xiàn)尖峰，進(jìn)一步降低電源噪聲。

圖5：不同CNR 噪聲頻譜密度與頻率的關(guān)系

1.3 使用前置電容器（CFF）降低電源噪聲

如圖6所示，前置電容器是與電阻分壓器的電阻R1 并聯(lián)放置的可選電容器CFF。

圖6：使用前置電容器的NMOS 型LDO

在穩(wěn)壓過程中，LDO 的誤差放大器驅(qū)動(dòng)FET 的柵極?；鶞?zhǔn)電壓將按1+（R1/R2）的比例放大，同時(shí)基準(zhǔn)電壓的噪聲部分也會(huì)被放大。

通過與頂部電阻R1 并聯(lián)放置電容器，將在特定頻率范圍引入降噪功能，即電阻R1被短路，該頻率范圍內(nèi)的噪聲部分保持在單位增益范圍內(nèi)。使用不同CFF值的噪聲曲線如圖7所示[3]。

圖7：噪聲與頻率和CFF 值的關(guān)系

使用前置電容器能夠改善穩(wěn)定性[4]，添加CFF會(huì)在LDO 反饋回路中引入零點(diǎn)(ZFF)和極點(diǎn)(PFF)，可分別通過公式（2）和公式（3）進(jìn)行計(jì)算：

將零點(diǎn)置于出現(xiàn)單位增益的頻率之前可以提高相位裕度，如圖8所示。

圖8：使用前置電容補(bǔ)償?shù)牡湫蚅DO 增益/相位圖

由圖8 可得，沒有ZFF時(shí)，單位增益將提前在200kHz 左右出現(xiàn)，增加零點(diǎn)后，出現(xiàn)單位增益的頻率略微右移（約300kHz），相位裕度也有所提高。通過增加相位裕度，LDO 輸出將減少振鈴并更快穩(wěn)定。因此添加前置電容器CFF能夠提高電源穩(wěn)定性、改善噪聲性能。

1.4 配置輸出電容器降低電源噪聲

穩(wěn)壓電路包括LDO 及其外圍電路，其中輸出電容自身具有等效串聯(lián)電阻（ESR）特性。穩(wěn)壓電路中輸出電容表示為Cout及其等效串聯(lián)電阻ESR，等效電路如圖9所示。輸出電容會(huì)為整個(gè)穩(wěn)壓電路環(huán)路引入一個(gè)零點(diǎn)。

圖9：LDO 穩(wěn)壓電路中輸出電容等效圖

通過計(jì)算公式（4），可以求得輸出電容引入零點(diǎn)的位置，如圖10所示[4]。

圖10：輸出電容為環(huán)路引入零點(diǎn)示意圖

輸出電容為環(huán)路引入零點(diǎn)fZ（ESR）處于環(huán)路單位增益帶寬以內(nèi)，就可以對環(huán)路形成補(bǔ)償作用。從而提高相位余度，使得環(huán)路保持穩(wěn)定，降低穩(wěn)壓電路噪聲。

2 工程驗(yàn)證

2.1 鎖相環(huán)電路的電源管理設(shè)計(jì)

鎖相環(huán)(PLL)電路對電源的噪聲和紋波比較敏感，其工作原理如圖11所示，基本元件為鑒相器、環(huán)路濾波器、VCO 和分頻器。

圖11：鎖相環(huán)電路原理圖

與壓控振蕩器噪聲類似， LDO 的相位噪聲貢獻(xiàn)可以看成加性成分φLDO[5]。在LDO 給壓控振蕩器提供直流電源時(shí)，也將自身的噪聲和紋波傳輸過去。LDO 的電源噪聲引起的VCO 相位噪聲貢獻(xiàn)的公式如式（5）：

式中LLDO是頻率偏移f時(shí)， LDO 對VCO 相位噪聲（以dBc/Hz 表示）的噪聲貢獻(xiàn)；Kpushing是VCO 推壓系數(shù)，以Hz/V 表示；VLDO是給定頻率偏移f下的噪聲頻譜密度，以V/√Hz 表示。

例如：推壓系數(shù)為10MHz/V，在100kHz 頻率偏移下測得相位噪聲為–116 dBc/Hz 的VCO，電源噪聲和VCO 噪聲作為均方根添加，因此電源噪聲應(yīng)比VCO噪聲至少低6dB（相當(dāng)于兩者有效值相差4 倍），以便將噪聲貢獻(xiàn)降至最低。所以LLDO應(yīng)小于–122 dBc/Hz。使用公式（5），求解在100 kHz 偏移下，VLDO=11.2 nV/√Hz。通?？赏ㄟ^LDO 數(shù)據(jù)手冊的典型性能曲線對比，可選取100 kHz 偏移下，電源噪聲頻譜密度優(yōu)于11.2nV/√Hz 的型號。

2.2 提高LDO環(huán)路穩(wěn)定性，降低噪聲

某課題的射頻前端組件使用了一款國產(chǎn)LDO，對射頻放大器供電。使用信號源和頻譜儀對組件進(jìn)行測試時(shí)，在常溫狀態(tài)下射頻主信號旁邊有多個(gè)雜散信號，如圖12所示，經(jīng)過分析，發(fā)現(xiàn)穩(wěn)壓電路不穩(wěn)定。

該LDO 外圍電路特別是輸出電容決定整個(gè)穩(wěn)壓電路能否穩(wěn)定。在圖9 的基礎(chǔ)上，輸出電容Cout 處再串聯(lián)一個(gè)電阻R3（作用等效于增加輸出電容Cout 的ESR），更改后的外圍電路如圖13所示。當(dāng)設(shè)置R3 為0.3 歐姆時(shí)，射頻主信號旁邊的雜散消除，如圖14所示，電源噪聲大幅降低。

圖14：串聯(lián)電阻R3 后的頻域測試圖

3 結(jié)束語

本文詳細(xì)介紹了如何選取合適的PSRR 降低外部電源噪聲，并通過使用降噪電容器（CNR）、前置電容器（CFF）、輸出電容器（Cout）進(jìn)一步降低電源噪聲，當(dāng)涉及對噪聲敏感的模擬/射頻應(yīng)用，電路設(shè)計(jì)就需重點(diǎn)考慮上述問題。

案例一介紹了用定量計(jì)算的方法來確定所選LDO引入的噪聲是否會(huì)惡化鎖相環(huán)VCO 輸出信號的相位噪聲；案例二介紹了增加串聯(lián)電阻R3 改進(jìn)了某款國產(chǎn)低壓差線性穩(wěn)壓器不穩(wěn)定的情況，大幅降低了電源噪聲。通過兩個(gè)案例，驗(yàn)證了上述幾種降低電源噪聲方法的有效性。