鄭浩鑫，梁愛梅

（深圳市國(guó)微電子有限公司，廣東深圳，518000）

0 引言

帶隙基準(zhǔn)電路是最為常見的電源管理電路之一。它被要求在復(fù)雜和惡劣的環(huán)境下，依舊可以為系統(tǒng)提供高精度、低噪聲的穩(wěn)定基準(zhǔn)電壓。它為芯片提供直流參考電壓，對(duì)電路的性能，如運(yùn)算放大器、低壓差線性穩(wěn)壓器、模數(shù)轉(zhuǎn)換器等模塊提供高精度、低噪聲的參考電壓，以確保系統(tǒng)的增益、電源穩(wěn)定性、采樣精度等性能。1971 年，帶隙基準(zhǔn)的電路結(jié)構(gòu)被首次提出[1]。由于雙極型晶體管（Bipolar Junction Transistor, BJT）的基極與發(fā)射極的電壓VBE具有負(fù)溫度系數(shù)，而具有不同發(fā)射結(jié)面積的BJT 管之間的VBE電壓差ΔVBE具有正溫度系數(shù)，將兩者通過一定的比例相加，便可以得到幾乎不隨溫度變化而改變的基準(zhǔn)電壓。1973 年，K.E. Kuijk 提出了PNP 集電極直接接地的帶隙基準(zhǔn)結(jié)構(gòu)[2]，如圖1 所示。運(yùn)算放大器的使用提高了基準(zhǔn)電壓的精度，同時(shí)由于集電極節(jié)點(diǎn)接地，使得該結(jié)構(gòu)更容易在標(biāo)準(zhǔn)CMOS 工藝中實(shí)現(xiàn)，在如今電源管理電路設(shè)計(jì)中得到了非常廣泛的應(yīng)用。

圖1 Kuijk 結(jié)構(gòu)的帶隙基準(zhǔn)電路圖

結(jié)合圖1，由于VX=VY，因此電阻R3兩端的電壓可以寫為：

輸出基準(zhǔn)電壓VREF可以寫為：

將VREF對(duì)溫度T進(jìn)行求導(dǎo)，可以得到基準(zhǔn)電壓的溫度系數(shù)表達(dá)式：

其中m為常數(shù)，T為絕對(duì)溫度，k為玻爾茲曼常數(shù)，q為電子的能量，Eg表示硅的帶隙能量，n為雙極型晶體管的比例，R2(t)表示經(jīng)過修調(diào)后選出的R2的阻值。

由式(3)可知，通過調(diào)整合適的電阻和BJT 比例，可以得到零溫漂系數(shù)的電壓。但在實(shí)際芯片制造中，由于電阻、晶體管之間的失配，會(huì)導(dǎo)致輸出基準(zhǔn)電壓隨溫度產(chǎn)生較大的變化，因此需要對(duì)基準(zhǔn)電壓進(jìn)行溫度補(bǔ)償。根據(jù)采用的帶隙基準(zhǔn)電路結(jié)構(gòu)的不同，可以采用不同的補(bǔ)償方法，如電阻修調(diào)補(bǔ)償法[3～4]、IPTAT2補(bǔ)償法[5～8]、指數(shù)補(bǔ)償法[9～13]、分段線性補(bǔ)償法[14～17]等。在FPGA 這種超大規(guī)模電路設(shè)計(jì)中，基于互聯(lián)邏輯高度可訪問的優(yōu)點(diǎn)，在帶隙基準(zhǔn)電路的設(shè)計(jì)中，常采用電阻修調(diào)補(bǔ)償法，通過設(shè)置多個(gè)修調(diào)（trimming）開關(guān)，對(duì)基準(zhǔn)電壓進(jìn)行修調(diào)，以確保每塊芯片的電源的可靠性，提高芯片的良率。然而隨著工藝的進(jìn)步和器件尺寸的減小，僅修調(diào)電阻有時(shí)也無法修正由于失配和工藝偏差造成的基準(zhǔn)電壓的誤差，需要有額外的修調(diào)技術(shù)對(duì)基準(zhǔn)電壓進(jìn)行修正。本文基于FPGA 的互聯(lián)邏輯特性，設(shè)計(jì)了一種溫漂變化趨勢(shì)與基準(zhǔn)電壓相反的補(bǔ)償電流產(chǎn)生電路，對(duì)基準(zhǔn)電壓進(jìn)行補(bǔ)償。通過設(shè)置多個(gè)修調(diào)開關(guān)，對(duì)補(bǔ)償電流的斜率和零溫漂點(diǎn)進(jìn)行調(diào)節(jié)，以保證在不同工藝偏差下，均可以通過補(bǔ)償產(chǎn)生高精度的基準(zhǔn)電壓。電路的具體結(jié)構(gòu)及其工作原理將在下一章進(jìn)行闡述。

1 高精度帶隙基準(zhǔn)電路設(shè)計(jì)

帶隙基準(zhǔn)的電路設(shè)計(jì)中，常將輸出基準(zhǔn)電壓的溫度系數(shù)在一定的溫度范圍內(nèi)設(shè)計(jì)為先增大后減小，呈倒扣碗狀。這能使電阻修調(diào)過程中，增大對(duì)工藝偏差的容忍度，避免因工藝偏差導(dǎo)致溫漂過大，超出修調(diào)范圍。假設(shè)能產(chǎn)生一路變化趨勢(shì)與基準(zhǔn)電壓溫漂系數(shù)相反的修調(diào)電壓或者電流，如圖2所示，將其注入輸出基準(zhǔn)電壓中進(jìn)行補(bǔ)償，便可以減小輸出基準(zhǔn)電壓的溫度系數(shù)。

圖2 基準(zhǔn)電壓溫度補(bǔ)償原理示意圖

由式1 可知，雙極型晶體管的偏置電流I可以寫為：

將式(4)對(duì)溫度T求導(dǎo)，可以得到偏置電流的溫度系數(shù)為：

從式(5)可以看出，BJT 的偏置電流實(shí)際上是與絕對(duì)溫 度 成 正 比（Proportional to absolute temperature，PTAT）的正溫度系數(shù)電流IPTAT。假設(shè)電流不可為負(fù)值，用一路恒定的電流ICONSTANT減去IPTAT，便可以得到隨溫度增大不斷減小的補(bǔ)償電流；相反的，用IPTAT減去ICONSTANT，便可以得到隨溫度增大不斷增大的補(bǔ)償電流。最后將這兩路電流進(jìn)行相加，便可以得到具有與基準(zhǔn)相反溫漂趨勢(shì)的補(bǔ)償電流ICOMPENSATE，如圖3 所示。

圖3 溫度補(bǔ)償電路原理示意圖

基于以上分析，本文提出了一種用于FPGA 的高精度帶隙基準(zhǔn)電路，其電路結(jié)構(gòu)圖如圖4 所示，主要由帶隙基準(zhǔn)電路，增加驅(qū)動(dòng)能力的輸出緩沖電路（Buffer），溫度補(bǔ)償電流產(chǎn)生電路組成。帶隙基準(zhǔn)電路采用經(jīng)典的Kuijk 結(jié)構(gòu)，PMOS 管PM1為BJT 提供電流偏置。電阻R4有電容C1構(gòu)成密勒補(bǔ)償電路，提高帶隙基準(zhǔn)電路的環(huán)路穩(wěn)定性。PM2鏡像PM1的PTAT 電流至補(bǔ)償電路中，用于產(chǎn)生補(bǔ)償電流。電阻R2是由許多小電阻組成的修調(diào)電阻。修調(diào)選擇信號(hào)作用于數(shù)據(jù)選擇器（Multiplexer，MUX）上，可以初步修調(diào)帶隙基準(zhǔn)電壓的溫度系數(shù)，將帶隙基準(zhǔn)所產(chǎn)生的最小溫漂系數(shù)的基準(zhǔn)電壓選出并送至緩沖電路B（BufferB）中。BufferB擁有更強(qiáng)的驅(qū)動(dòng)能力，可以更好地驅(qū)動(dòng)下一級(jí)電路。另一路修調(diào)電壓經(jīng)過MUX 后輸送至緩沖電路BufferA中。當(dāng)輸入修調(diào)電壓隨溫度變化時(shí)，PM3 的源漏電壓也隨之改變。但因?yàn)榫w管PM3 工作在飽和區(qū)，其輸出電流變化隨溫度變化非常小，相較于PTAT 電流而言，可以視為基本不變的恒定電流。因此采用PM4 鏡像PM3 的輸出電流，輸送至溫度補(bǔ)償電路中，作為與PTAT 電流進(jìn)行加減的恒定電流。此外，由于PTAT 電流和恒定電流都會(huì)因工藝偏差而產(chǎn)生變化，為了使補(bǔ)償電流的溫漂轉(zhuǎn)折點(diǎn)可以與基準(zhǔn)電壓的溫漂轉(zhuǎn)折點(diǎn)相同，以達(dá)到最好的溫度補(bǔ)償效果，BufferA的輸入電壓也通過修調(diào)信號(hào)和MUX 進(jìn)行選擇，進(jìn)而產(chǎn)生不同幅值的恒定電流，如圖4所示。恒定電流可以表示為：

圖4 帶隙基準(zhǔn)電路結(jié)構(gòu)示意圖

其中KPn為跨導(dǎo)參數(shù)，VGS( t )表示經(jīng)過trimming 后BufferA的輸出電壓。補(bǔ)償電流注入電阻R9中，對(duì)BufferB輸出的電壓進(jìn)行溫度補(bǔ)償，輸出的基準(zhǔn)電壓可以寫為：

圖5 給出了溫度補(bǔ)償電流產(chǎn)生電路圖。NMOS 管NM1-NM12組成多組電流鏡，將IPTAT和ICONSTANT分別鏡像到PMOS 電流鏡組MirrorA和MirrorB中。為了滿足補(bǔ)償電流不為負(fù)值這一先決條件，設(shè)置了PMOS 電 流 鏡 組MirrorC和MirrorD，分別補(bǔ)充電流鏡A 和B的電流差值。將該電流差值鏡像出來并相加，即可以得到補(bǔ)償電流Icompensate。根據(jù)KCL，結(jié)合圖5，可以寫出電流鏡C 的電流為：

圖5 溫度補(bǔ)償電流產(chǎn)生電路圖

為了達(dá)到最好的溫度補(bǔ)償效果，電流鏡C 和D 采用多組并聯(lián)可調(diào)的修調(diào)方式，將補(bǔ)償電流進(jìn)行不同比例的鏡像，進(jìn)而調(diào)整補(bǔ)償電流的斜率。因此輸出補(bǔ)償電流ICOMPENSATE可以表示為：

其中k1 和k2 是電流鏡的比例系數(shù)。綜上所述，聯(lián)立式(2)、式(4)～(10)，可以寫出輸出基準(zhǔn)電壓的表達(dá)式為：

設(shè)定n 以及電阻的阻值，并通過改變修調(diào)的碼值，改變式（11）中的R2( t )，VGS( t )等各項(xiàng)參數(shù)的值，最終可以將輸出基準(zhǔn)電壓的溫漂系數(shù)修調(diào)到最小。

2 電路的仿真結(jié)果

圖6 給出了不同工藝角下，輸出基準(zhǔn)電壓補(bǔ)償前后的溫度掃描仿真結(jié)果。通過設(shè)置合適的修調(diào)碼值后，在溫度從-55℃變化到125℃的范圍內(nèi)，典型工藝角（typical PMOS and typical NMOS, tt）下，輸出基準(zhǔn)電壓隨溫度變化范圍從3.5mV 降低到1mV 左右。單個(gè)工藝角下，輸出基準(zhǔn)電壓的溫度變化范圍不會(huì)超過1.25mV。表1給出了全工藝角下，輸出基準(zhǔn)電壓的溫漂系數(shù)，可以看出溫漂系數(shù)不會(huì)超過6.5ppm/℃，滿足高精度基準(zhǔn)電壓的性能需求。

表1 不同工藝角下，輸出基準(zhǔn)電壓的溫漂系數(shù)

圖6

實(shí)際的芯片生產(chǎn)中，即使由于失配等問題使輸出產(chǎn)生偏差，也可以通過FPGA 的互聯(lián)邏輯，改變修調(diào)碼值，為運(yùn)算放大器、低壓差線性穩(wěn)壓器、模數(shù)轉(zhuǎn)換器等模塊提供穩(wěn)定、高精度的基準(zhǔn)電壓值。此外，在補(bǔ)償?shù)倪^程中，需要定位基準(zhǔn)電壓零溫漂點(diǎn)的大致范圍，再分別調(diào)整正負(fù)溫漂系數(shù)的補(bǔ)償電流的大小進(jìn)行補(bǔ)償，增大了芯片測(cè)試的工作量。在對(duì)工藝特性足夠了解后，可以將BufferB輸入電壓的零溫漂點(diǎn)設(shè)置在較低溫度或者較高溫度，僅需采用正溫度系數(shù)或負(fù)溫度系數(shù)的補(bǔ)償電流進(jìn)行補(bǔ)償。在保證芯片良率的同時(shí)，進(jìn)一步降低了芯片的測(cè)試成本。

3 總結(jié)

本文基于Kuijk 結(jié)構(gòu)的帶隙基準(zhǔn)電路結(jié)構(gòu)，針對(duì)FinFET 工藝下工藝偏差造成的基準(zhǔn)電壓輸出偏差問題，設(shè)計(jì)了一種用于FPGA 的可調(diào)整補(bǔ)償電流的高精度基準(zhǔn)電路。結(jié)合FPGA 內(nèi)部互聯(lián)邏輯高度可訪問的特點(diǎn)，采用了電阻修調(diào)的方法對(duì)輸出基準(zhǔn)電壓進(jìn)行初步修調(diào)，再利用溫度補(bǔ)償電路產(chǎn)生拐點(diǎn)和斜率可調(diào)整的補(bǔ)償電流，對(duì)不同工藝腳下的輸出基準(zhǔn)電壓進(jìn)行精細(xì)修調(diào)。仿真結(jié)果表明，在-55℃～125℃的溫度范圍內(nèi)，在全工藝角下，輸出基準(zhǔn)電壓誤差不超過1.25mV，溫漂系數(shù)不超過6.5ppm/℃，可為FPGA 內(nèi)部其他模塊提供高精度、穩(wěn)定的偏置電壓。