李 想

（中國西南電子技術(shù)研究所，四川 成都 610036）

0 引言

目前，相控陣系統(tǒng)被廣泛應(yīng)用于雷達(dá)、衛(wèi)星通信以及遙測等領(lǐng)域。為了實(shí)現(xiàn)高速鏈路、靈活的信號(hào)覆蓋和抗干擾能力的結(jié)合，需要大量高性能的相控陣發(fā)射/接收（Transmit/Receive，T/R）前端模塊[1-2]。在相控陣T/R的每個(gè)單元中，幅度控制單元用于補(bǔ)償單元之間的增益變化從而實(shí)現(xiàn)天線波束旁瓣水平（Side Lobe Level,SLL）的降低[3]。為了實(shí)現(xiàn)SLL 和波束零點(diǎn)的精確調(diào)整，需要高精度、大帶寬及小步進(jìn)的幅度控制電路[4]。

衰減器和可變?cè)鲆娣糯笃鱗5]（Variable-Gain Amplifiers，VGA）是實(shí)現(xiàn)幅度控制功能的兩種重要器件。相比于VGA，衰減器具有高線性度、大帶寬、大衰減范圍、低幅度誤差/附加相移以及零功耗等優(yōu)勢，更適合于微波毫米波頻段相控陣系統(tǒng)應(yīng)用。圖1 所示為廣泛采用的幾種典型衰減器拓?fù)浣Y(jié)構(gòu)。分布式衰減器能提供較寬的帶寬和較低的插入損耗，但其占用電路面積較大且一般只能實(shí)現(xiàn)小于10～15 dB 的衰減范圍[6-7]。開關(guān)選通式衰減器能實(shí)現(xiàn)較低的幅度/相位誤差，但由于大量的串聯(lián)開關(guān)造成損耗較大[8-9]。開關(guān)嵌入式T/Π 型衰減器具有較低的損耗、大衰減范圍以及面積小等優(yōu)點(diǎn)，滿足大規(guī)模相控陣T/R 應(yīng)用[10-13]。然而，開關(guān)嵌入式T/Π 型衰減器依然存在著一些技術(shù)難點(diǎn)：(1)多級(jí)衰減單元級(jí)聯(lián)時(shí)，由于衰減單元對(duì)負(fù)載阻抗比較敏感以及工藝波動(dòng)和高低溫變化，造成衰減幅度精確性降低；(2)不同衰減狀態(tài)時(shí)的附加相移變化較大，需特別補(bǔ)償；(3)由于晶體管和電路互聯(lián)布線的寄生電容影響，高頻（毫米波頻段）應(yīng)用受到限制。

圖1 典型衰減器拓?fù)浣Y(jié)構(gòu)

針對(duì)上述存在的技術(shù)難點(diǎn)，本文提出了一種具有幅度校準(zhǔn)功能的低附加相移五位數(shù)控衰減器（Digital Controlled Attenuator，DCA）。該DCA 采用嵌入式開關(guān)T型、簡化T 型和Π 型衰減結(jié)構(gòu)結(jié)合幅度校準(zhǔn)功能單元實(shí)現(xiàn)了高精度衰減性能，解決了不同工藝角條件下幅度誤差變化問題。另外，采用相位補(bǔ)償電容優(yōu)化其高頻衰減性能，有效降低了附加相移。

1 電路設(shè)計(jì)與分析

1.1 0.5 dB 和1 dB 衰減位

當(dāng)衰減量較小時(shí)，T 型衰減結(jié)構(gòu)中并聯(lián)電阻與串聯(lián)電阻的比值會(huì)達(dá)到幾百比一，串聯(lián)MOS 開關(guān)和串聯(lián)電阻可以去掉且對(duì)端口阻抗匹配影響可忽略。因此，0.5 dB和1 dB 衰減位采用的開關(guān)簡化T 型結(jié)構(gòu)，如圖2 所示。參考態(tài)時(shí)，MOS 管M2關(guān)斷且信號(hào)到地呈現(xiàn)高阻狀態(tài)，對(duì)應(yīng)地插入損耗趨近于零。衰減態(tài)時(shí)，MOS 管M2導(dǎo)通，信號(hào)泄漏到地實(shí)現(xiàn)衰減效果。圖2 同時(shí)給出了簡化T 型衰減結(jié)構(gòu)參考態(tài)與衰減態(tài)等效電路，其中COFF2是MOS 管關(guān)斷時(shí)的等效電容，RON2是MOS 管導(dǎo)通電阻。選擇合適的MOS 開關(guān)管尺寸后，通過調(diào)節(jié)并聯(lián)電阻RP的大小即可得到所需的衰減量。

圖2 簡化T 型衰減結(jié)構(gòu)原理圖及其參考態(tài)/衰減態(tài)等效電路

1.2 2 dB 和4 dB 衰減位

2 dB 和4 dB 衰減位采用典型開關(guān)T 型衰減結(jié)構(gòu)，圖3給出了其原理圖以及參考態(tài)/衰減態(tài)等效電路。相比于簡化T 型結(jié)構(gòu)，由于串聯(lián)電阻RS的存在可提供更好的阻抗匹配。參考態(tài)時(shí)，M1管導(dǎo)通，M2管關(guān)斷，插損由M1管的導(dǎo)通電阻和串聯(lián)電阻RS決定，對(duì)應(yīng)的傳輸S 參數(shù)可表示為：

圖3 開關(guān)T 型衰減結(jié)構(gòu)原理圖及其參考態(tài)/衰減態(tài)等效電路

衰減態(tài)時(shí)，M1管關(guān)斷，M2管導(dǎo)通，信號(hào)衰減量由T型衰減網(wǎng)絡(luò)電阻值和M2管導(dǎo)通電阻決定，傳輸S 參數(shù)可表示為：

為了實(shí)現(xiàn)ΔS21的相對(duì)衰減量，參考態(tài)與衰減態(tài)的S21需滿足：

同時(shí)，參考態(tài)與衰減態(tài)的S11需盡量小來保證阻抗匹配。其中，M1管一般會(huì)選擇比較大的尺寸（導(dǎo)通電阻RON1較小）來減小插損，因此參考態(tài)的阻抗匹配較好。衰減態(tài)的S11由T 型衰減網(wǎng)絡(luò)決定并可表示為：

令S11,att-T=0，結(jié)合式（2），可得：

針對(duì)求解最佳阻抗匹配條件下的RS和RP，文獻(xiàn)[14]給出了一套優(yōu)化策略，可根據(jù)式（1）、式（3）、式（5）和式（6）求得。

1.3 8 dB 衰減位

8 dB 衰減位采用開關(guān)Π 型衰減結(jié)構(gòu)，圖4 給出了其原理圖以及參考態(tài)/衰減態(tài)等效電路，其在保證良好阻抗匹配條件下能實(shí)現(xiàn)大衰減量。參考態(tài)時(shí)，M1管導(dǎo)通，M2管關(guān)斷，對(duì)信號(hào)提供輸入到輸出的低損耗路徑，對(duì)應(yīng)的傳輸S 參數(shù)如下：

衰減態(tài)時(shí)，M1管關(guān)斷，M2管導(dǎo)通，部分信號(hào)由Π 型網(wǎng)絡(luò)泄漏到地。對(duì)應(yīng)的傳輸S 參數(shù)如下：

相對(duì)衰減量ΔS21需參考態(tài)與衰減態(tài)插損滿足式（9），衰減態(tài)S11,att-Π（式（10））需最小化。

同樣地，令S11,att-Π=0，結(jié)合式（8），可求得：

類似T 型衰減結(jié)構(gòu)，可根據(jù)式（7）、式（9）、式（11）和式（12）求得最佳的Π 型衰減結(jié)構(gòu)RS和RP。

1.4 高頻補(bǔ)償技術(shù)

如圖3 和圖4 所示，受MOS 開關(guān)管的寄生電容和導(dǎo)通電阻的影響，T/Π 型衰減結(jié)構(gòu)在參考態(tài)和衰減態(tài)對(duì)射頻信號(hào)分別呈現(xiàn)低通和高通特性，造成高頻工作時(shí)實(shí)際衰減量會(huì)偏離設(shè)計(jì)值。另外，參考態(tài)與衰減態(tài)之間存在較大的相位差。因此，本文采用在串聯(lián)電阻RP上增加并聯(lián)電容Ccomp的方法來對(duì)高頻衰減誤差和附加相移進(jìn)行補(bǔ)償，如圖5 所示。

圖4 開關(guān)Π 型衰減結(jié)構(gòu)原理圖及其參考態(tài)/衰減態(tài)等效電路

圖5 具有附加相移補(bǔ)償電容的T/Π 型衰減結(jié)構(gòu)

圖6 是2/4/8 dB 衰減位的相對(duì)衰減量與附加相移隨Ccomp增大的變化曲線。當(dāng)Ccomp為零時(shí)，T/Π 型衰減結(jié)構(gòu)的相對(duì)衰減量隨著頻率升高均變?。ㄆx設(shè)計(jì)值越大）；當(dāng)Ccomp逐漸增大，高頻相對(duì)衰減量變大，如圖6（a）所示。此外，由于電容補(bǔ)償效果，附加相移隨Ccomp的增大而從滯后向超前變化，如圖6（b）所示。因此通過選擇合適的Ccomp的大小可以使得高頻衰減量滿足設(shè)計(jì)值的同時(shí)得到較小的附加相移。

圖6 2/4/8 dB 衰減單元相對(duì)衰減量與附加相移隨補(bǔ)償電容具有附加相移補(bǔ)償電容Ccomp 變化仿真結(jié)果

1.5 幅度校準(zhǔn)功能的DCA

圖7 所示為本文提出的具有校準(zhǔn)功能的DCA 原理圖。該DCA 采用8 個(gè)衰減位級(jí)聯(lián)的方式實(shí)現(xiàn)5 比特衰減功能，其中增加了3 個(gè)校準(zhǔn)位。工作頻率為25～35 GHz，衰減范圍為15.5 dB，步進(jìn)為0.5 dB。通過仿真發(fā)現(xiàn)0.5/2/4 dB 三個(gè)衰減位的衰減幅度誤差隨工藝角變化的波動(dòng)較小，而1 dB 和8 dB 衰減位幅度誤差可達(dá)±0.3～±0.5 dB。因此，本文分別將1/8 dB 衰減位拆分為0.5 dB加0.5 dB 和7.5 dB 加0.5 dB，且增加1 個(gè)1 dB 校準(zhǔn)衰減位，如圖7 所示。因此，該DCA 可實(shí)現(xiàn)±1 dB 衰減幅度調(diào)節(jié)范圍，克服工藝波動(dòng)對(duì)幅度誤差的影響。另外，為了增強(qiáng)各個(gè)衰減位之間的阻抗匹配性能，在各級(jí)之間插入了匹配電感。最終，通過版圖電磁場仿真S 參數(shù)提取和電路后仿真優(yōu)化確定的元件參數(shù)值如圖7 所示。

圖7 所提出的帶幅度校準(zhǔn)功能的DCA 原理圖

圖8 和圖9 給出了幅度誤差RMS 和相位誤差RMS在不同工藝角條件下的仿真結(jié)果。其中，在ff/-40°、ss/-40°和tt/-40°條件下幅度誤差RMS 較大，在25～35 GHz頻率范圍內(nèi)最大可達(dá)0.88 dB。通過3 個(gè)校準(zhǔn)位的組合實(shí)現(xiàn)對(duì)幅度誤差較大的衰減態(tài)校準(zhǔn)，可使得在所有工藝角條件下的幅度誤差RMS 在整個(gè)工作頻帶下降到0.37 dB以下。另外，從圖9 可以看出，在所有工藝角條件下相位誤差RMS 均比較好（最大值為tt/85°條件下的2.88°），且進(jìn)行幅度校準(zhǔn)時(shí)對(duì)相位誤差的影響很小，最大值出現(xiàn)在tt/85°。因此本文所提出的衰減器未對(duì)附加相移進(jìn)行校準(zhǔn)功能設(shè)計(jì)。

圖8 衰減幅度誤差RMS 仿真與測試結(jié)果

圖9 相位誤差RMS 仿真與測試結(jié)果

2 測試結(jié)果與分析

本文基于65 nm CMOS 工藝，對(duì)所提出的幅度校準(zhǔn)功能的DCA 進(jìn)行了流片與測試驗(yàn)證，實(shí)物照片如圖10(a)所示，芯片核心部分尺寸為500 μm×150 μm。芯片通過探針進(jìn)行片上測試。參考態(tài)的S 參數(shù)測試與仿真結(jié)果如圖10（b）所示，可以看出測試與仿真結(jié)果吻合較好。其中，插入損耗測試結(jié)果在25～35 GHz 頻率范圍內(nèi)為6.54～8.6 dB，高于仿真值2～3.4 dB。主要原因是設(shè)計(jì)仿真提取的寄生參數(shù)精度有限以及級(jí)間匹配電感電磁場仿真提取的品質(zhì)因素高于實(shí)際值，且隨著頻率升高誤差增大。

圖10 DCA 實(shí)物照片及參考態(tài)S 參數(shù)仿真與測試結(jié)果

32 個(gè)衰減態(tài)的回波損耗S11和S22測試與仿真結(jié)果如圖11 所示，實(shí)測結(jié)果表明25～35 GHz 頻率范圍內(nèi)均小于-15 dB。說明該DCA 在整個(gè)工作頻帶內(nèi)輸入/輸出阻抗匹配性能良好。圖12 給出了32 個(gè)衰減態(tài)的相對(duì)衰減量測試結(jié)果，表明本文提出的DCA 實(shí)現(xiàn)了15.5 dB 最大衰減和0.5 dB 步進(jìn)幅度控制功能。

圖11 32 個(gè)衰減態(tài)測試與仿真結(jié)果

圖12 32 個(gè)衰減態(tài)的相對(duì)衰減量測試結(jié)果

圖13 所示為32 個(gè)衰減態(tài)的附加相移測試結(jié)果，可以看出附加相移變化在3.5°～6.3°范圍內(nèi)。幅度誤差RMS 和相位誤差RMS 測試結(jié)果如圖8 和圖9 所示。測試過程中，對(duì)部分衰減態(tài)進(jìn)行了幅度誤差校準(zhǔn)。實(shí)測結(jié)果表明：幅度誤差RMS 為0.12～0.26 dB，相位誤差為1.02°～2.07°，實(shí)現(xiàn)了高衰減精度和低附加相移特性。此外，當(dāng)頻率范圍限定在27.5～30 GHz 時(shí)，可得到最好的幅度誤差RMS（0.12～0.18 dB）性能。

圖13 32 個(gè)衰減態(tài)的附加相移測試結(jié)果

參考態(tài)時(shí)的輸入P1dB測試與仿真結(jié)果如圖14 所示，仿真結(jié)果低于測試結(jié)果的主要原因是插入損耗測試結(jié)果偏大。在29 GHz 頻點(diǎn)的輸入P1dB實(shí)測結(jié)果為19.4 dB，說明該DCA 具有足夠高的功率性能，不會(huì)成為限制相控陣系統(tǒng)線性度的因素。

圖14 輸入P1dB 仿真與測試結(jié)果

表1 所示是本文與相關(guān)文獻(xiàn)中DCA 的性能對(duì)比。所提出的DCA 由于幅度校準(zhǔn)功能的引入具有較小的幅度誤差RMS，并且相位誤差RMS 同樣較小。綜合來看，該DCA 在插入損耗、回波損耗以及芯片面積方面均呈現(xiàn)比較優(yōu)越的性能。

表1 本文與其他文獻(xiàn)中DCA 的性能對(duì)比

3 結(jié)論

本文基于65 nm CMOS 工藝，提出了一種具有幅度校準(zhǔn)功能的低附加相移DCA。首先，針對(duì)不同工藝角條件下衰減誤差變化大的衰減位引入校準(zhǔn)位設(shè)計(jì)，有效降低了幅度誤差RMS，增強(qiáng)了電路設(shè)計(jì)的魯棒性。其次，通過在T/Π 型衰減結(jié)構(gòu)中采用電容補(bǔ)償技術(shù)提高了DCA 的高頻性能，實(shí)現(xiàn)了低附加相移。最終，實(shí)測結(jié)果表明在25～35 GHz 頻帶范圍內(nèi)，該DCA 具有較小的幅度誤差RMS 和相位誤差RMS 性能，分別為0.12～0.26 dB 和1.02°～2.07°。另外，芯片核心尺寸僅為0.075 mm2。因此，該DCA 非常適合用于Ka 波段相控陣系統(tǒng)。