王 蕾，李淑婧，劉萍妮，劉 軍

（空軍工程大學(xué) 空管領(lǐng)航學(xué)院 航空集群技術(shù)與作戰(zhàn)運用實驗室，陜西 西安 710051）

隨著信息技術(shù)的發(fā)展，集群化作戰(zhàn)和智能化已然成為重要的協(xié)同合作模式。集群通信任務(wù)中各類實時精度高、數(shù)據(jù)資源豐富的機載和地面設(shè)備需要完成高速數(shù)據(jù)同步采集和精確的系統(tǒng)協(xié)同控制。為滿足協(xié)同交互和智能敏響，集群成員和網(wǎng)絡(luò)節(jié)點各要素之間的授時同步精度指標(biāo)尤為關(guān)鍵。監(jiān)控臺、模擬器的通信平臺在進行空空、空地系統(tǒng)的人機交互、遠程測控等調(diào)試運行時的高速同步需求更為迫切[1]。設(shè)計一種具有高可靠通信速率、機間協(xié)同速率、數(shù)據(jù)容量可擴展、體積小、精度高、便于多例化實現(xiàn)的片上系統(tǒng)，在軍事裝備領(lǐng)域具有廣泛的基礎(chǔ)應(yīng)用前景。本文設(shè)計的高速數(shù)據(jù)傳輸裝置基于嵌入式設(shè)計理念，將DSP和FPGA兩者功能緊密耦合[2]，DSP芯片具備微處理器的運算控制功能，F(xiàn)PGA芯片發(fā)揮其快速靈活性、移植性高、邏輯資源集中的優(yōu)勢[3]。系統(tǒng)使用芯片內(nèi)核和硬件描述語言，結(jié)合電源芯片、時鐘芯片、BD∕GPS雙模接收模塊輸出秒脈沖信號（PPS）。使用高速數(shù)據(jù)傳輸裝置與秒脈沖發(fā)生裝置輸出的兩路脈沖信號實現(xiàn)同步，授時誤差在500 ms內(nèi)。使用高速數(shù)據(jù)傳輸裝置間輸出的兩路脈沖信號實時通信，授時精度驗證滿足200 ns。此外，成功應(yīng)用于某型地空電臺數(shù)據(jù)通信，完成了高速數(shù)據(jù)傳輸處理、精準定位和系統(tǒng)同步。其中，雙模接收模塊支持多種衛(wèi)星信號數(shù)據(jù)，有效避免了因衛(wèi)星失鎖等原因?qū)е碌南到y(tǒng)失步等問題。同時，支持使用的新一代北斗導(dǎo)航衛(wèi)星自主能力強，擁有更高的定位和授時精度，具有更多的自主知識產(chǎn)權(quán)，有效提高了片上系統(tǒng)的國產(chǎn)化率。

1 系統(tǒng)方案設(shè)計

硬件系統(tǒng)設(shè)計如圖1所示，由時鐘管理器、電源管理器、DSP數(shù)據(jù)處理模塊、FPGA控制邏輯模塊、ADC∕DAC模擬前端模塊、BD∕GPS雙模接收模塊、串口電平轉(zhuǎn)換模塊等組成，串口信號通過串口轉(zhuǎn)換器連接至串口控制終端[4]。時鐘管理器按需求分配系統(tǒng)工作頻率；電源管理器提供片上電源資源；FPGA作為系統(tǒng)的邏輯控制核心，處理整個數(shù)據(jù)采集、數(shù)據(jù)存儲以及數(shù)據(jù)傳輸?shù)牧鞒蘙5]。FPGA控制邏輯使用GPIO接口與DSP處理器中EMIF總線接口連接，包含片選線、地址總線、數(shù)據(jù)總線、讀寫使能線等[6]。ADC∕DAC模擬前端模塊包含模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換芯片，負責(zé)數(shù)據(jù)采集和收發(fā)通信，模擬前端模塊的寄存器、控制信息及高速通信數(shù)據(jù)，通過SPI總線傳輸至FPGA[7]。BD∕GPS雙模接收模塊解析天線信號，兩路串口與FPGA邏輯模塊連接，實現(xiàn)配置與信息交互。雙模接收模塊完成配置后輸出秒脈沖信號，為系統(tǒng)提供同步標(biāo)志。數(shù)據(jù)包和串口信息通過EMIF傳輸至DSP模塊，實現(xiàn)指令控制、數(shù)據(jù)調(diào)制、解調(diào)、解析、糾錯等。系統(tǒng)使用RS 422作為平衡通信接口，電平轉(zhuǎn)換芯片配適串口電平，通過串口轉(zhuǎn)換器連接至PC端機，實現(xiàn)在串口控制終端近距離或遠程調(diào)試控制[8]。

圖1 硬件系統(tǒng)設(shè)計框圖

本文系統(tǒng)設(shè)計基于Xilinx公司的FPGA芯片、TI公司的浮點核芯片TMS320系列處理器，使用的ATGM332D高靈敏度接收機模塊相對于傳統(tǒng)測量領(lǐng)域使用GPS同步時鐘，同時支持GPS、BD等衛(wèi)星的單系統(tǒng)定位和雙系統(tǒng)聯(lián)合定位。ATGM332D包含32個跟蹤通道，同時接收所有可見衛(wèi)星，天線跟蹤靈敏度達到-165 dBm，內(nèi)置天線短路保護、檢測電路，支持遠程升級。2組232串口波特率選擇定制，包括4 800 b∕s，9 600 b∕s，57 600 b∕s，115 200 b∕s四種模式。默認波特率為9 600 b∕s，8個數(shù)據(jù)位，無校驗，1個停止位。其中串口1按照NMEA0183協(xié)議輸出導(dǎo)航數(shù)據(jù)，接收配置命令輸入；串口2用于輔助串口數(shù)據(jù)交互，可用于代碼升級。電路設(shè)計時天線接口盡量靠近模塊的RF輸入引腳，使用50Ω阻抗匹配，PCB走線避免銳角。ATGM332D模塊設(shè)計應(yīng)用如圖2所示。其中，圖2a）為天線輸入?yún)⒖歼B線，圖2b）為秒脈沖時序表現(xiàn)，其中Thw為100 ms。

圖2 ATGM332D模塊設(shè)計應(yīng)用

2 軟件實現(xiàn)方案

2.1 軟件實現(xiàn)流程

系統(tǒng)軟件實現(xiàn)流程如圖3所示。

圖3 軟件實現(xiàn)流程

BD∕GPS雙模接收模塊接收天線信號，NMEA協(xié)議格式的定位數(shù)據(jù)和配置信息加載至FPGA。FPGA邏輯控制模塊完成片上系統(tǒng)數(shù)據(jù)高速傳輸，包括串并轉(zhuǎn)換時序、芯片初始化配置、數(shù)據(jù)存儲、指令控制等信息[9]。其中，RAM1存儲天線信息數(shù)據(jù)集，發(fā)送至DSP處理和控制終端檢測；RAM2接收DSP中控制信息，發(fā)送至PC控制終端進行近遠端測控。FPGA根據(jù)SPI時序完成ADC∕DAC模塊的初始化配置流程，對通信收發(fā)數(shù)據(jù)流進行算法處理和加解密工作。

FPGA內(nèi)部設(shè)計兩個容量相同的“乒乓結(jié)構(gòu)”RAM存儲單元，滿足電文數(shù)據(jù)收發(fā)實時傳輸需求，分別存儲當(dāng)前電文和更新電文。一塊RAM數(shù)據(jù)寫滿后系統(tǒng)工作，待更新電文寫入另一塊RAM，等待上一電文的幀數(shù)傳輸完成，切換到更新單元，向第一塊RAM寫入下次更新數(shù)據(jù)。兩塊RAM交替工作，實現(xiàn)數(shù)據(jù)并行處理，提高系統(tǒng)傳輸速率[10]。串口速率可調(diào)，根據(jù)需求選擇低速或高速進行字節(jié)串并轉(zhuǎn)換和傳輸。DSP數(shù)據(jù)處理模塊包含串口速率設(shè)置、控制數(shù)據(jù)流初始化、天線數(shù)據(jù)流存儲、通信收發(fā)數(shù)據(jù)算法處理、BD∕GPS指令解析等。

2.2 NMEA協(xié)議解析

BD∕GPS雙模接收模塊完成配置后輸出秒脈沖信號，為系統(tǒng)提供時間同步參考。ATGM332D模塊正常工作，通過UART接口輸出NMEA協(xié)議格式的定位數(shù)據(jù)。根據(jù)定制輸出頻率輸出以下語句的狀態(tài)：字段類型包括狀態(tài)、緯度、經(jīng)度、時間等信息。語句結(jié)構(gòu)：$--GGA，hhmmsss.ss，ddmm.mm，a，*hh＜CR＞＜LF＞。其中，傳輸標(biāo)識符“--”根據(jù)不同衛(wèi)星表現(xiàn)為：BD、GP、GL、GA、GN等。

在DSP數(shù)據(jù)處理流程中，系統(tǒng)包含的多路串口功能需要輪詢串口狀態(tài)。查詢RAM2返回的非空標(biāo)志位，若滿足則進行DSP中的信息存儲，即根據(jù)EMIF總線速率對RAM2中進行讀操作[11]。在存儲足夠長度的數(shù)據(jù)包的同時判斷數(shù)據(jù)的有效性，針對天線信息和接收模塊配置信息查看是否滿足標(biāo)志起始位“$--”。若滿足相應(yīng)的數(shù)據(jù)位標(biāo)識，則根據(jù)NMEA協(xié)議解析，依次判斷為字段類型中的定位數(shù)據(jù)，最終解析出要使用的衛(wèi)星狀態(tài)、經(jīng)緯度、時間信息等。具體NMEA協(xié)議解析流程見圖4。

圖4 NMEA協(xié)議解析流程

3 本地授時誤差的實測結(jié)果

在研制的高精度GPS授時系統(tǒng)樣機上，對于PPS信號授時進行試驗比較，并使用高精度示波器檢測PPS信號對本系統(tǒng)軟硬件的功能性能進行測評。

3.1 串口終端協(xié)議解析信號

DSP數(shù)據(jù)處理模塊對BD∕GPS信號解析，可獲得當(dāng)前準確的定位數(shù)據(jù)、時效信息、有效衛(wèi)星信息、接收機速度、航向數(shù)據(jù)、時間和日期信息。根據(jù)通信系統(tǒng)需求提供相應(yīng)的數(shù)據(jù)信息。串口控制終端得到的協(xié)議解析拆分信號如圖5所示。

圖5 串口終端協(xié)議解析信號

3.2 對比秒脈沖輸出裝置性能驗證

圖6a）中本文裝置和秒脈沖發(fā)生裝置同時工作，將生成的兩路秒脈沖信號輸出至示波器進行性能驗證測試。ATGM332D雙模接收模塊在高速數(shù)據(jù)傳輸接收裝置中，完成軟硬件設(shè)計流程后，輸出的一路秒脈沖信號在圖6b）中示為藍色信號。以秒脈沖輸出裝置輸出的黃色信號為基準，使用余輝模式采集觀察時長為+∞。結(jié)果如圖6所示，信號誤差在500 ms之內(nèi)。

圖6 對比秒脈沖輸出裝置性能驗證結(jié)果

3.3 高速數(shù)據(jù)傳輸裝置間同步性能驗證

兩組高速數(shù)據(jù)傳輸接收裝置同時工作，測試環(huán)境如圖7a）所示，將生成的兩路秒脈沖信號輸出至示波器進行性能驗證。使用2組不同天線輸入，裝置1完成配置后，輸出的秒脈沖信號在圖7b）中示為藍色波形。裝置2輸出的秒脈沖信號在圖7b）中示為黃色波形，使用余輝模式采集觀察時長為+∞。輸出的1PPS信號，信號誤差在200 ns之內(nèi)。綜上所述，使用ATGM332D雙模接收模塊的高速數(shù)據(jù)傳輸裝置，輸出的秒脈沖信號對比成品秒脈沖裝置產(chǎn)生的秒脈沖信號誤差較大。高速數(shù)據(jù)傳輸裝置間同步性能驗證的結(jié)果表明，生成可用的秒脈沖同步信號性能更優(yōu)，滿足系統(tǒng)工程同步需求?，F(xiàn)用通信系統(tǒng)中使用成品秒脈沖輸出裝置成本較大，使用面積、體積、重量相應(yīng)增加[12]。對于協(xié)同通信復(fù)雜度高、電磁環(huán)境要求嚴苛的現(xiàn)場，集成雙模模塊的裝置功能更優(yōu)，性能更便捷。

圖7 高速數(shù)據(jù)傳輸裝置間同步性能驗證結(jié)果

4 結(jié) 語

本文基于嵌入式的設(shè)計思路，詳細介紹系統(tǒng)方案設(shè)計和軟件實現(xiàn)流程，配合控制器DSP和FPGA功能緊密耦合，實現(xiàn)集群成員間高速數(shù)據(jù)傳輸和高精度同步協(xié)同裝置。由遠程測控結(jié)果可知，得到的本地授時同步誤差不大于200 ns。對于集群協(xié)同的精確度需求高的場所，為提高系統(tǒng)間高速通信精度、機間調(diào)試提供了一種價格低廉且節(jié)約體積、面積及重量的通用實現(xiàn)方案。在滿足裝備定位和設(shè)備精準同步的基礎(chǔ)上，使用雙模接收模塊接收多種衛(wèi)星信號，提高設(shè)備通信速率和使用效率，為未來大量的無人機集群協(xié)同應(yīng)用提供一種方法和思路。另外，本文使用的雙模接收模塊可同時支持GPS和BD等衛(wèi)星的單系統(tǒng)定位以及雙系統(tǒng)聯(lián)合定位，擁有更高的定位、授時精度，具有更多的自主知識產(chǎn)權(quán)，同時也在系統(tǒng)設(shè)計實現(xiàn)中有效地提高了片上系統(tǒng)的國產(chǎn)化率。