林海兵，劉勝陽(yáng)，顧得友，張俊杰，蘇思友

上海航天電子技術(shù)研究所，上海 201109

0 引言

隨著宇航技術(shù)的不斷發(fā)展，衛(wèi)星的載荷展現(xiàn)出多樣化、復(fù)雜化等特征。固態(tài)存儲(chǔ)器作為衛(wèi)星上的核心存儲(chǔ)設(shè)備，其性能的好壞與任務(wù)的成功與否息息相關(guān)。一方面，固態(tài)存儲(chǔ)器的處理速度因?yàn)楦噍d荷種類(lèi)、更高精度、更快速度的信息流而持續(xù)提升。另一方面，在更加嚴(yán)苛的通信速率和惡劣的空間環(huán)境約束下，傳統(tǒng)的基于板間并行通信設(shè)計(jì)的固態(tài)存儲(chǔ)器不能滿(mǎn)足當(dāng)前的應(yīng)用要求。

與ASIC相比，F(xiàn)PGA具有多種優(yōu)勢(shì)，如開(kāi)發(fā)時(shí)間短、性能功耗比高、設(shè)計(jì)靈活、支持并行處理、延遲低、支持高存儲(chǔ)器帶寬等。因此，F(xiàn)PGA在航空航天、國(guó)防武器、高性能計(jì)算與數(shù)據(jù)中心、通信等領(lǐng)域有著極其廣泛的應(yīng)用?；诟咚俅锌偩€的VPX是目前國(guó)際上兼容性較好的軍用嵌入式規(guī)范，具有模塊化、通用化、擴(kuò)展性、高可靠性等特點(diǎn)[1]。VPX總線作為新一代的工業(yè)總線標(biāo)準(zhǔn)，是VITA組織在保留了VME總線機(jī)械結(jié)構(gòu)以及導(dǎo)冷抗震等方面優(yōu)勢(shì)的同時(shí)，引入了高速串行總線來(lái)替代并行總線的新一代高速串行總線標(biāo)準(zhǔn)。VPX總線帶寬的大大增加得益于其模塊之間的互聯(lián)可以采用RapidIO、PCIe、光纖等高速串行總線，因此，這讓設(shè)計(jì)時(shí)集成更多的I/O接口成為可能。VPX總線由于技術(shù)積累時(shí)間長(zhǎng)、可靠性高、架構(gòu)開(kāi)放等優(yōu)點(diǎn)，且在VITA組織也在積極推動(dòng)下，它已形成了完備的規(guī)范體系和廣大的應(yīng)用市場(chǎng)。

1 VPX標(biāo)準(zhǔn)的發(fā)展過(guò)程

VPX是VITA推出的一種嵌入式系統(tǒng)總線標(biāo)準(zhǔn)，它在VME的開(kāi)放式架構(gòu)中引入了高速串行總線。VPX總線的核心為制定了基本機(jī)械結(jié)構(gòu)和電氣標(biāo)準(zhǔn)的VITA 46.0標(biāo)準(zhǔn)，它采用了MultiGigRT2連接器且沿用了VME 3U/6U的歐卡規(guī)格[2]。VPX總線標(biāo)準(zhǔn)對(duì)于5V、12V和48V的供電電壓也有顯著的提升，最大支持功率分別為115W、384W和768W，這為大功率高性能系統(tǒng)的設(shè)計(jì)提供了重要的保障。隨著技術(shù)的發(fā)展，VITA46標(biāo)準(zhǔn)根據(jù)功能形成了多個(gè)版本的子系統(tǒng)，如VITA48系列標(biāo)準(zhǔn)、VITA 65系列標(biāo)準(zhǔn)。VITA48為了使VPX能適應(yīng)惡劣的工作環(huán)境而對(duì)散熱方式和結(jié)構(gòu)加固這兩方面進(jìn)行了重新定義。為了有更好的兼容性和開(kāi)放性，VITA 65重新定義了VPX系統(tǒng)間的拓?fù)浣Y(jié)構(gòu)[3]。

SpaceVPX（VITA 78）總線[4]描述了用于創(chuàng)建高性能、具備容錯(cuò)能力的背板和模塊的通用開(kāi)放標(biāo)準(zhǔn)，以適應(yīng)航天器和其他高可靠性應(yīng)用的電子系統(tǒng)。SpaceVPX在OpenVPX行業(yè)標(biāo)準(zhǔn)的基礎(chǔ)和空間應(yīng)用的背景下，增加了航天器接口和容錯(cuò)設(shè)計(jì)，如單點(diǎn)故障容錯(cuò)，航天器接口，備用模塊支持，冗余管理以及狀態(tài)和診斷支持。表1給出了VPX部分重要電性能與環(huán)境適應(yīng)性。

表1 VPX部分電性能與環(huán)境適應(yīng)性

2 固態(tài)存儲(chǔ)器總體方案設(shè)計(jì)

固態(tài)存儲(chǔ)系統(tǒng)是衛(wèi)星圓滿(mǎn)完成任務(wù)的重要存儲(chǔ)介質(zhì)，它能記錄多種載荷數(shù)據(jù)，但隨著空間任務(wù)的日益復(fù)雜化和多樣化，良好的設(shè)計(jì)在開(kāi)發(fā)流程中值得設(shè)計(jì)師們的關(guān)注。圖1給出了本文固態(tài)存儲(chǔ)器的系統(tǒng)架構(gòu)框圖。該固態(tài)存儲(chǔ)器由電源模塊、控制模塊、存儲(chǔ)模塊組成，如4路TLK2711共6.4Gbps高速載荷數(shù)據(jù)輸入和2路TLK2711共3.2Gbps輸出的接口模塊、NAND FLASH存儲(chǔ)芯片組、用于數(shù)據(jù)高速緩存的DDR SDRAM和用于管理的存儲(chǔ)器MRAM，此外，該系統(tǒng)中還有多個(gè)晶振和多塊電源芯片。根據(jù)存儲(chǔ)器的功能，我們將整個(gè)系統(tǒng)進(jìn)行劃分。因此，硬件上有電源板、存儲(chǔ)板、控制板和底板，而底板上各板級(jí)之間的供電和數(shù)據(jù)通信則通過(guò)VPX接口進(jìn)行連接，該接口在設(shè)計(jì)中遵循表1所列約束。本節(jié)接下來(lái)對(duì)部分重要模塊進(jìn)行設(shè)計(jì)。

圖1 固態(tài)存儲(chǔ)器系統(tǒng)架構(gòu)框圖

電源板作為任何一臺(tái)單機(jī)的重要組成部分，它將外部輸入的30V電壓轉(zhuǎn)換成需要的5V電壓。為了使設(shè)計(jì)更加的簡(jiǎn)單，本設(shè)計(jì)將集成電源模塊引入，并在前級(jí)使用共模線圈來(lái)濾除共模電磁干擾和抑制本身不向外發(fā)出電磁干擾。在集成電源模塊的后端，本設(shè)計(jì)中放了兩對(duì)并聯(lián)的16V/330uF的鉭電容用于儲(chǔ)能，加入了數(shù)個(gè)0.1uF常規(guī)電容來(lái)濾除高頻噪聲。5V的電源通過(guò)底板進(jìn)入功能板，然后根據(jù)該功能板上需要的電源種類(lèi)，5V電壓進(jìn)入DC-DC芯片或者LDO芯片轉(zhuǎn)換成需要的供電電壓。固態(tài)存儲(chǔ)器系統(tǒng)中的多個(gè)FPGA需要協(xié)同工作，控制板上的文件控制FPGA是交互的核心。它接收了來(lái)自綜合電子的遙控信號(hào)，經(jīng)過(guò)解析后將各個(gè)控制指令轉(zhuǎn)發(fā)給相應(yīng)的模塊。此外，他還將各個(gè)模塊返回的遙測(cè)信號(hào)打包并在遙測(cè)群采信號(hào)到來(lái)之后返還給綜合電子。文件控制FPGA最為重要的一點(diǎn)是其控制了存儲(chǔ)模塊的邏輯地址并對(duì)MRAM芯片進(jìn)行操作。

2.1 存儲(chǔ)單元設(shè)計(jì)

FLASH存儲(chǔ)單元組成框圖如圖2所示。一組FLASH存儲(chǔ)單元主要由2路高速TLK2711數(shù)據(jù)接口、FLASH存儲(chǔ)控制器、出廠壞塊映射表、工作壞塊映射表和存儲(chǔ)陣列等組成，每個(gè)存儲(chǔ)陣列由9片8位位寬的FLASH存儲(chǔ)芯片構(gòu)成。FLASH存儲(chǔ)芯片容量可以根據(jù)研制技術(shù)指標(biāo)要求靈活配置成32Gb/64Gb/128Gb。在兼顧可靠性和吞吐率的情況下，本設(shè)計(jì)的FLASH采用多組并行讀寫(xiě)但讀寫(xiě)時(shí)鐘頻率不會(huì)太高。在硬件上，一塊存儲(chǔ)板有3組Flash芯片組，2塊存儲(chǔ)板構(gòu)成一臺(tái)單機(jī)。為了降低主控芯片避免單粒子翻轉(zhuǎn)的風(fēng)險(xiǎn)，本設(shè)計(jì)中選用了ACTEL公司生產(chǎn)的AX2000反熔絲型FPGA。

圖2 FLASH存儲(chǔ)單元組成框圖

一組FLASH存儲(chǔ)單元提供2路TLK2711高速串行數(shù)據(jù)，在存儲(chǔ)單元熱備份時(shí)作為控制板主備份的輸入輸出信號(hào)，設(shè)計(jì)時(shí)鐘100MHz，線上碼速率2Gbps，有效數(shù)據(jù)率1.6Gbps。

FLASH存儲(chǔ)控制器的設(shè)計(jì)功能如下：

①接收控制板主份或備份輸入數(shù)據(jù)，打包成FLASH存儲(chǔ)協(xié)議格式；

②將回放數(shù)據(jù)復(fù)制后發(fā)送給控制板主份或備份；

③FLASH底層驅(qū)動(dòng)程序、壞塊管理。

如前所述，文件控制FPGA對(duì)存儲(chǔ)系統(tǒng)的邏輯地址進(jìn)行管理控制，那么這里的FLASH控制器需要將邏輯地址映射為實(shí)際的物理地址。針對(duì)FLASH芯片不可避免出現(xiàn)壞塊的情況，本設(shè)計(jì)中的控制器在對(duì)壞塊進(jìn)行維護(hù)時(shí)使用壞塊替換策略，將壞塊的地址映射為高地址中未使用的好塊地址。

2.2 控制單元設(shè)計(jì)

控制板是固態(tài)存儲(chǔ)器的設(shè)計(jì)核心，它主要完成輸入數(shù)據(jù)路由、輸出碼率控制、高速數(shù)據(jù)處理、指令發(fā)送和狀態(tài)采集等功能?？刂茊卧O(shè)計(jì)框圖如圖3所示。

圖3 控制單元設(shè)計(jì)框圖

數(shù)據(jù)處理FPGA作為數(shù)據(jù)通路中的中樞，它控制著數(shù)片DDR SDRAM用于載荷輸入數(shù)據(jù)和存儲(chǔ)板讀出數(shù)據(jù)的緩存。DDR芯片使用并行控制的方式來(lái)提高數(shù)據(jù)的吞吐能力。在考慮了設(shè)計(jì)的復(fù)雜度和資源的使用率的情況下，數(shù)據(jù)處理FPGA和路由及碼率控制FPGA采用了XILINX公司的Virtex4芯片。然而，SRAM型FPGA容易發(fā)生單粒子翻轉(zhuǎn)事件，因此在程序設(shè)計(jì)時(shí)對(duì)關(guān)鍵模塊采用了三模冗余設(shè)計(jì)，并對(duì)芯片進(jìn)行貼鉛皮處理。

2.3 數(shù)據(jù)路由FPGA設(shè)計(jì)

數(shù)據(jù)路由及碼率控制FPGA完成輸入數(shù)據(jù)路由和輸出數(shù)據(jù)碼率控制兩個(gè)功能。數(shù)據(jù)路由功能根據(jù)文件控制FPGA發(fā)送的狀態(tài)控制字，完成高速載荷數(shù)據(jù)的輸入選擇，然后將數(shù)據(jù)進(jìn)行通道復(fù)用后輸出給數(shù)據(jù)路由單元，數(shù)據(jù)路由單元根據(jù)存儲(chǔ)陣列狀態(tài)字進(jìn)行數(shù)據(jù)路由和發(fā)送給數(shù)據(jù)處理FPGA。路由FPGA設(shè)計(jì)框圖如圖4所示。碼率控制模塊相對(duì)來(lái)說(shuō)比較簡(jiǎn)單，不再詳細(xì)說(shuō)明。

圖4 路由FPGA設(shè)計(jì)框圖

3 測(cè)試方案

固態(tài)存儲(chǔ)器采用冗余備份設(shè)計(jì)，輸入信息有遙控遙測(cè)設(shè)備和碼源設(shè)備，前者通過(guò)LVDS接口與固態(tài)存儲(chǔ)器連接，后者通過(guò)4路2711通道連接。測(cè)試分為單次測(cè)試和循環(huán)測(cè)試，單次測(cè)試結(jié)果如表2所示。

表2 單次測(cè)試結(jié)果

從表2可知，本文對(duì)設(shè)計(jì)的系統(tǒng)一共使用了兩種測(cè)試碼型，碼本的大小分別是10M、100M和1000M，輸入總速率分別為1.6G、3.2G和6.4G，將接收到的數(shù)據(jù)與碼本進(jìn)行比對(duì)，結(jié)果一致。為了考核所設(shè)計(jì)存儲(chǔ)系統(tǒng)的穩(wěn)定性與可靠性，在溫度拉偏的工況下進(jìn)行了重復(fù)試驗(yàn)。試驗(yàn)使用的碼本為隨機(jī)碼，輸入總速率為6.4G，碼本大小為1000M，-40度和70度工況下的測(cè)試結(jié)果如表3所示。

表3 循環(huán)測(cè)試結(jié)果

4 結(jié)語(yǔ)

目前大多數(shù)固態(tài)存儲(chǔ)器的載荷輸入使用LVDS接口類(lèi)型且板級(jí)間的通信使用CPCI，這樣的存儲(chǔ)系統(tǒng)帶寬較小、可擴(kuò)展性較差。本文設(shè)計(jì)的一種基于VPX架構(gòu)和FPGA的高性能星載固態(tài)存儲(chǔ)器可以較好地解決固態(tài)存儲(chǔ)器內(nèi)外數(shù)據(jù)傳輸帶寬小的限制，大幅提升了信號(hào)處理與存儲(chǔ)的能力。該固態(tài)存儲(chǔ)器具有傳輸帶寬大，接口配置靈活等優(yōu)點(diǎn)，可滿(mǎn)足大部分對(duì)總線帶寬和實(shí)時(shí)性要求較高的星載存儲(chǔ)平臺(tái)任務(wù)要求。在通用化、模塊化和系統(tǒng)化設(shè)計(jì)方法指導(dǎo)和國(guó)內(nèi)空間技術(shù)不斷發(fā)展的浪潮下，VPX和FPGA組合成的系統(tǒng)功能將會(huì)被進(jìn)一步豐富完善。