楊寶新，劉 溪

（沈陽工業(yè)大學信息科學與工程學院，沈陽 110870）

1 引言

集成電路設計的主要方向是實現(xiàn)更高的集成度以及更好的性能，而同時，縮減制造成本也是芯片廠商所喜聞樂見的。多柵極場效應晶體管在近年來是業(yè)界的主流[1-2]。采用矩形柵極結(jié)構的新型晶體管（RGUC-FET）設計，可以實現(xiàn)很好的正反向以及亞閾值性能[3]，但在小尺寸下實現(xiàn)摻雜工藝成本高昂[4-5]。結(jié)合肖特基勢壘晶體管無摻雜以及隧穿晶體管的低亞閾值擺幅的優(yōu)點設計出的深肖特基勢壘場效應晶體管（HSB-BTFET）可以實現(xiàn)不錯的器件性能[6-8]。相對來說，器件的水平面積是可以進一步優(yōu)化的。在此提出一種高集成雙矩形柵極U形溝道雙向隧穿場效應晶體管（DRGUC-BTFET）。相比于RGUC-FET以及HSB-BTFET，能夠使用更小的水平芯片面積而做到更好的直流特性。

2 器件結(jié)構

DRGUC-BTFET的結(jié)構如圖1所示。在設計上，柵極圍繞在結(jié)構的頂部，硅體被刻蝕成U形結(jié)構；通過對硅片兩側(cè)的再次刻蝕，將源漏電極插入U型硅片兩側(cè)垂直部分的一定高度，在源漏電極與溝道接觸位置形成深肖特基勢壘來達到減小反向泄漏電流的目的；柵極和輔助柵極之間通過絕緣層進行隔離；輔助柵級生成在襯底氧化層的頂部，圍繞水平溝道和部分垂直溝道。DRGUC-BTFET包含U型溝道和矩形環(huán)繞的主控柵極與輔助柵極，有著左右對稱的結(jié)構。這種結(jié)構具有通過增加縱向溝道高度來增加有效溝道長度的特性，矩形環(huán)繞的主控柵極與矩形環(huán)繞的輔助柵極對源漏區(qū)與溝道實現(xiàn)完全包裹，控制能力相比于先前的柵極結(jié)構有較大增強。最主要的是，環(huán)形柵極結(jié)構在不改變電學特性的基礎上，大大降低了器件的工藝難度及水平面積，降低了生產(chǎn)成本。

圖1 DRGUC-BTFET結(jié)構圖

圖中，hMG為主控柵極的高度；hAG為輔助柵極的高度；hSP是主控柵極與輔助柵極之間的隔離層高度；LBSD是源極電極和漏極電極之間的距離；tGO是柵極氧化層的厚度；hVB和hHB分別是垂直和水平溝道的高度；Le是源/漏電極的長度；he是源/漏電極的插入高度；heb是源/漏電極和溝道底部之間的距離。

U形溝道用于增加有效溝道長度，減小短溝道效應。主控柵極控制靠近源區(qū)和漏區(qū)的溝道的上部垂直部分，輔助柵極控制溝道的下部垂直部分和水平部分。

3 對比分析

在此將提出的DRGUC-BTFET與同一課題組先前提出的HSB-BTFET以及RGUC-FET的性能進行比較。如圖2所示為HSB-BFET結(jié)構圖。其中W為溝道寬度，Li為源/漏電極到中心的輔助柵極的本征溝道距離，LSD為源漏電極的寬度，LSD為源漏電極的長度，ttunnel為發(fā)生隧道效應位置的本征硅的厚度，tox為柵極氧化層的厚度，LAG為輔助柵極的長度，H為整體溝道的高度。

圖2 HSB-BTFET結(jié)構圖

如圖3所示為RGUC-FET的結(jié)構圖。其中hGATE為主控柵極的高度，tbh為垂直部分的體硅高度，tbv為水平方向上的體硅的長度，tsp為隔離形成U形溝道的隔離層的厚度，W為垂直部分溝道的寬度，tox為柵極氧化層厚度，tgate為主控柵極厚度。

圖3 RGUC-FET結(jié)構圖

如圖4所示為DRGUC-BTFET、HSB-TFET以及RGUC-FET之間的傳輸特性比較。具體器件參數(shù)在圖中給出。

圖4 三種FET結(jié)構的傳輸特性曲線比較

從圖中可以看出，DRGUC-BTFET實現(xiàn)了比RGUC-FET更好的正向?qū)ㄌ匦院透盖偷膩嗛撝敌甭?。更值得說明的是，DRGUC-BTFET在柵極電壓反向偏置時具有更低的漏電流，從而會有更低的靜態(tài)功耗和更低的反向漏電流。本設計可以實現(xiàn)更低的亞閾值擺幅，同時將器件的水平面積減小到相當于RGUC-FET的四分之一，且無需摻雜工藝；相比于HSB-BTFET，也可以實現(xiàn)更好的直流特性，同時將水平面積減少到約十分之一。性能提升的主要原因在于DRGUC-BTFET的柵極和輔助柵極之間的隔離距離增加到了10nm，兩個柵極相互影響變得很小。如圖5所示為截止狀態(tài)下DRGUC-TFET的垂直溝道部分的二維電場強度分布以及空穴濃度分布圖，此時柵極電壓為-0.8V。

圖5 垂直溝道部分電分布曲線圖

從圖中可以看出，柵極與輔助柵極之間區(qū)域的最強電場強度小于1×106V/cm。當柵極電壓反向偏置時，垂直溝道的上部分電場強度很高，在強電場的激發(fā)下產(chǎn)生大量載流子，但在主控柵極與輔助柵極隔離層部分的電場強度以及空穴濃度都大大降低。此區(qū)域為隔離區(qū)域，由絕緣材料組成，并沒有強大的電勢差來發(fā)生大量的隧穿。相對于溝道的其他部分，隔離層的空穴濃度要低的多，此處的溝道相當于一段電阻很大的區(qū)域。

DRGUC-BTFET金屬電極部分與溝道形成的高肖特基勢壘完全阻斷了激發(fā)的電子從源極進入溝道的流動，在關斷狀態(tài)時源極與溝道之間得到很強的電阻。通過充分利用縱向空間，保持柵極和輔助柵極之間合理的距離，減小主控柵極與輔助柵極相互間的電場影響。同時，足夠長的隔離區(qū)對減小反向泄漏電流也有不小的助益，可以防止由帶帶隧穿引起的能帶彎曲。對于RGUC-FET和HSB-BTFET器件來說，為提高集成度，漏、柵電極之間的距離不能太大，這將導致由于帶帶隧道效應產(chǎn)生電子空穴對，空穴會直接流向源極形成持續(xù)電流，導致器件靜態(tài)功耗增加。

對于所設計的DRGUC-BTFET，還有阻礙帶帶隧穿漏電流的另一道防線。以N型DRGUC-BTFET為例，在漏極附近發(fā)生帶帶隧穿效應產(chǎn)生電子空穴對時，電子會在正向偏置漏極的作用下流向漏極，施加到輔助柵上的正電壓引起的電場效應，會排斥空穴，并阻止空穴通過水平溝道，從而顯著抑制由帶帶隧道效應產(chǎn)生的電子空穴對形成的連續(xù)電流。

這三種FET的水平溝道總電流密度分布對比情況如圖6所示。觀察截止狀態(tài)下水平溝道硅體中的二維電流密度分布，可見DRGUC-BTFET在源極區(qū)附近的空穴濃度相比于其他器件來說要低得多，未摻雜區(qū)的空穴濃度也很低，源極電阻很大，源極接觸與硅體之間的界面上形成肖特基勢壘，因此在水平電流密度方面，DRGUC-BTFET比RGUC-FET以及HSB-TFET都低得多。同時也可看到，與另外兩種器件相比，DRGUC-BTFET可以實現(xiàn)更低的靜態(tài)功耗。考慮到所提出的DRGUC-BTFET還具有更高的正向?qū)娏黩?qū)動，因此，Ion/Ioff比也得到了提高。

圖6 三種FET的水平溝道總電流密度分布對比

4 結(jié)束語

DRGUC-BTFET作為一種高度集成的雙矩形柵極U形溝道雙向隧穿場效應晶體管被提出，在現(xiàn)有研究成果基礎上有新的改進。其源漏電極距離的減小不會導致器件性能的顯著下降，同時由于結(jié)構的改進，器件的水平面積有了進一步的明顯減小，因此有利于實現(xiàn)更高的集成度。通過將其傳輸特性與之前研究中的RGUC-FET以及HSB-BTFET做出比較，驗證了在反向偏置關斷狀態(tài)下，新設計實現(xiàn)了更好的正向?qū)娏骱透偷穆╇娏?，多方面證明新設計DRGUC-BTFET器件的技術價值。