王 巖，張甫愷，張維達，鄒 悅

(中國科學院長春光學精密機械與物理研究所，吉林長春 130033)

0 引言

隨著科學技術的迅速發(fā)展，人們對用于航天航空、雷達和通信等領域的圖像傳輸需求越來越高。Cameralink接口因具有實時性好、穩(wěn)定性高、可用于高速傳輸?shù)葍?yōu)點，現(xiàn)已成為工業(yè)相機應用最廣泛的接口之一[1]。該接口是由多家相機生產廠商和數(shù)碼相機供應商聯(lián)合制定的高速串口通信協(xié)議接口，采用低壓差分信號(LVDS)進行傳輸，包含11對LVDS信號和4個電源信號。Cameralink接口有Base、Medium、Full 3種工作模式[2]。Base模式使用1個連接器，通過端口A-C進行數(shù)據(jù)傳輸，最大傳輸速度為2.0 Gbit/s。Medium模式使用2個連接器，通過端口A-E進行數(shù)據(jù)傳輸，最大傳輸速度為4.8 Gbit/s，如果使用2個相同的Medium接口，就可成為雙Medium接口。Full模式使用2個連接器，通過端口A-H進行數(shù)據(jù)傳輸，最大傳輸速度可達5.4 Gbit/s[3]。

由于數(shù)字成像技術在幀頻、帶寬和分辨率等方面的要求越來越高，所產生的數(shù)字圖像數(shù)據(jù)量也越來越大。因此，將大量的圖像數(shù)據(jù)進行傳輸對傳輸通道有非常高的要求。萬兆以太網作為新一代網絡傳輸標準，仍然保留了以太網幀結構，可兼容當前已有的網絡傳輸環(huán)境，很大程度上降低了開發(fā)成本[4-5]。萬兆以太網采用光纖代替網線來作為物理傳輸媒介，傳輸帶寬提升至10 Gbit/s，比千兆以太網提升了10倍，最長傳輸距離可達40 km，可滿足大量圖像數(shù)據(jù)傳輸?shù)男枨骩6]。

1 系統(tǒng)設計

系統(tǒng)采用Kintex-7系列的XC7k325T芯片作為核心處理器，主要實現(xiàn)Cameralink接口電路、J30J接口電路、萬兆以太網接口等。Kintex-7系列擁有超高的性價比，為高端功能提供了平衡優(yōu)化的配置。該系列具有高性能的10.3 Gbit/s串行連接器、低成本優(yōu)化的6.5 Gbit/s串行連接器及存儲器，能支持大量10G光學有線通信設備和無線網絡設備[7]。系統(tǒng)設計框圖如圖1所示。數(shù)字圖像由SDR26接口接入發(fā)送端FPGA板卡，經FPGA數(shù)據(jù)處理后轉化為AXI4-stream數(shù)據(jù)流通過SFP光模塊連接的光纖傳輸?shù)浇邮斩?。接收端FPGA板卡將接收到的AXI4-stream數(shù)據(jù)流再轉換為Cameralink協(xié)議的圖像數(shù)據(jù)通過SDR26接口輸出到Dalsa采集卡。

圖1 系統(tǒng)設計框圖

2 主要功能模塊設計

2.1 Cameralink圖像接口模塊

當采用Cameralink協(xié)議傳輸圖像時，發(fā)送端相機會輸出4對差分數(shù)據(jù)和1對時鐘差分信號。根據(jù)協(xié)議需將這5對差分信號轉化為CMOS/TTL信號，接收時再將CMOS/TTL信號轉換為LVDS信號。傳統(tǒng)的方法是在發(fā)送端采用DS90CR286/288芯片將LVDS信號轉換為CMOS/TTL信號，在接收端采用DS90CR285/287芯片將CMOS/TTL信號轉換為LVDS信號[7]。采用芯片進行信號轉換雖然比較方便，但是在設計電路板時需要考慮芯片的設計，在使用時若存在電磁干擾會影響信號的傳輸，甚至有時存在芯片損壞的情況，影響調試的進度。因此，為了方便開發(fā)者使用，Xilinx公司提供了一個SelectIO IP核用于Cameralink協(xié)議發(fā)送和接收信號的相互轉換。采用SelectIO IP核直接對信號進行轉換，避免了因芯片帶來的上述問題。使用SelectIO IP核作為Cameralink圖像接口對圖像數(shù)據(jù)進行處理的框圖如圖2所示。發(fā)送端的輸入為4對Cameralink差分串行數(shù)據(jù)流、1倍頻Cameralink時鐘和7倍頻Cameralink時鐘，在時鐘作用下將4對串行數(shù)據(jù)按照解串比為1∶7的比例轉換為28位的并行Cameralink數(shù)據(jù)[8-9]。接收端主要將28位的Cameralink數(shù)據(jù)在時鐘作用下轉換為4對Cameralink數(shù)據(jù)。

圖2 Cameralink圖像接口框圖

2.2 2 Meiudm圖像數(shù)據(jù)流處理模塊

8×12 bit的2 Medium圖像模式每次傳輸?shù)臄?shù)據(jù)量為96 bit，但是系統(tǒng)用于萬兆以太網傳輸?shù)腁XI4-stream數(shù)據(jù)寬度為64 bit。因此，需對2 Meiudm圖像數(shù)據(jù)流進行處理。2 Medium圖像數(shù)據(jù)流處理框圖如圖3所示。

圖3 2 Medium圖像數(shù)據(jù)流處理框圖

在發(fā)送端首先使用一個同步時鐘FIFO模塊對圖像數(shù)據(jù)進行緩存，隨后將96 bit的2 Medium圖像數(shù)據(jù)拆分成2個48 bit的圖像數(shù)據(jù)，依次寫入一個異步時鐘FIFO模塊。經過異步時鐘FIFO模塊后，時鐘變?yōu)锳XI4-stream數(shù)據(jù)流傳輸?shù)臅r鐘，讀出的48 bit圖像數(shù)據(jù)添加16 bit的0轉換成64 bit的數(shù)據(jù)。最后將數(shù)據(jù)轉換為AXI4-stream數(shù)據(jù)流送入10G Ethernet發(fā)送模塊進行發(fā)送。在接收端首先使用10G Ethernet接收模塊對AXI4-stream數(shù)據(jù)流進行接收。然后根據(jù)時鐘節(jié)拍分別寫入2個異步時鐘FIFO模塊，將64 bit的數(shù)據(jù)轉換為2個48 bit的圖像數(shù)據(jù)。最后將2個48 bit的圖像數(shù)據(jù)組合成96 bit的2 Medium圖像數(shù)據(jù)，進而轉換成標準的Cameralink的圖像數(shù)據(jù)格式。

2.3 萬兆以太網光纖傳輸模塊

萬兆以太網光纖傳輸模塊采用AXI4-stream總線協(xié)議，該協(xié)議的數(shù)據(jù)寬度為32位或64位。系統(tǒng)選用64位的數(shù)據(jù)寬度進行傳輸，其傳輸時序圖如圖4所示。64位AXI4-stream數(shù)據(jù)流的組成主要包括tready(準備傳輸)信號、tdata(數(shù)據(jù))、tvalid(傳輸有效)信號、tlast(傳輸結尾)信號等。其中，tdata數(shù)據(jù)頭部需插入源地址和目的地址。當發(fā)送幀時，需要將tvalid信號置高來表示數(shù)據(jù)有效周期，tlast信號被置高一個時鐘周期，用于指示數(shù)據(jù)包的結束。當接收到有效數(shù)據(jù)時，tready信號被置為有效。

圖4 AXI4-stream 64位傳輸時序圖

3 實驗驗證

實驗首先對圖像的發(fā)送端和接收端進行時序驗證。發(fā)送端使用紅外相機進行圖像傳輸，相機幀頻為1 kHz，分辨率為640×512，工作模式為8×12 bit的2 Medium模式，數(shù)字圖像的傳輸帶寬為3.93 Gbit/s。通過FPGA邏輯分析儀觀測的發(fā)送端時序圖如圖5所示，接收端時序圖如圖6所示。從圖中可看出，通過光纖傳輸?shù)娜f兆以太網AXI4-stream數(shù)據(jù)流時序是正確的。

接收端接收到的測試圖像如圖7所示，圖7(a)為接收端恢復的橫向漸變測試圖，圖7(b)為接收端恢復的縱向漸變測試圖。經驗證，系統(tǒng)工作穩(wěn)定，接收端還原的測試圖像與發(fā)送端發(fā)送的圖像數(shù)據(jù)完全一致。綜上，可證明經系統(tǒng)實時傳輸后的圖像數(shù)據(jù)是穩(wěn)定、可靠的。

圖5 FPGA觀測發(fā)送端時序圖

圖6 FPGA觀測接收端時序圖

(a)橫向漸變測試圖

4 結束語

系統(tǒng)采用萬兆以太網對數(shù)字圖像數(shù)據(jù)進行光纖傳輸，減少了對接口芯片的使用，解決了工業(yè)相機在傳輸高分辨率和高幀頻圖像時傳輸困難的問題。實驗結果表明，系統(tǒng)可將工業(yè)相機高幀頻2 Medium模式的Cameralink圖像數(shù)據(jù)轉化為AXI4-stream數(shù)據(jù)流進行高速、穩(wěn)定的光纖傳輸。