張浩然,吳姿妍,趙曉龍,劉 波,周壽桓

(固體激光技術重點實驗室,北京 100015)

1 引 言

隨著現(xiàn)代武器和現(xiàn)代飛行技術的發(fā)展,人們對雷達的作用距離、分辨力和測量精度等性能提出了越來越高的要求。為了提高測距精度和距離分辨力,要求信號具有大的帶寬[1]。線性調(diào)頻信號(Linear Frequency Modulation,LFM)因其具有信號波形易產(chǎn)生、脈沖壓縮特性好和信噪比對多普勒頻移不敏感等優(yōu)點,在合成孔徑雷達(Synthetic Aperture Radar,SAR)、逆合成孔徑雷達(Inverse Synthetic Aperture Radar,ISAR)和激光雷達(Light Detection And Ranging,LiDAR)等系統(tǒng)中應用廣泛[2]。LFM信號的帶寬越大,激光雷達的分辨力越高。因此,研究大帶寬LFM信號的產(chǎn)生對于促進高分辨力激光雷達的發(fā)展具有重要意義。

本文以激光雷達遠程測距為背景,提出一種基于現(xiàn)場可編程邏輯門陣列(Field Programmable Gate Array,FPGA)、采用直接數(shù)字波形(Direct Digital Waveform Synthesis,DDWS)合成技術的方法,設計并最終產(chǎn)生出了帶寬為150 MHz,距離分辨力為1 m的寬帶線性調(diào)頻信號。

2 基于DDWS技術的LFM信號產(chǎn)生理論

2.1 LFM信號的數(shù)字形式

線性調(diào)頻信號又稱啁啾信號,也叫鳥鳴(Chirp)信號。它是一種在信號持續(xù)期間頻率發(fā)生連續(xù)線性變化的信號。線性調(diào)頻信號可以進行脈沖壓縮,它經(jīng)匹配濾波器壓縮后可輸出窄脈沖。它也是一種常用的雷達脈沖調(diào)頻信號,由于具有良好的距離分辨力和較大的發(fā)射能量,在雷達領域中得到了廣泛的應用[3]。

矩形包絡的LFM信號的復數(shù)表達式為:

(1)

(2)

對式(2)進行傅里葉變換,可求得線性調(diào)頻信號的頻譜表達式為:

(3)

經(jīng)整理得:

(4)

其幅度譜|S(ω)|為:

(5)

其相位譜φ(ω)為:

φ(ω)=φ1(ω)+φ2(ω)

(6)

其中:

(7)

(8)

式(7)～(8)為菲涅爾積分(Fresnel integral)公式。

一般雷達的單載頻脈沖信號時寬和帶寬的乘積接近為1,大時寬和大帶寬不可兼得。而脈沖壓縮技術能在寬脈沖信號內(nèi)附加非線性調(diào)相以擴展信號的頻帶,從而使信號同時獲得大時寬和大帶寬。脈沖壓縮技術能對寬脈沖的LFM信號進行非線性相位調(diào)制,進而使其帶寬增大,使得寬脈沖的LFM信號同時具有大帶寬。這樣既能提供雷達的探測距離,又能提高雷達的分辨力。LFM信號的時域波形、時頻分析圖及其頻譜如圖1所示。

圖1 LFM信號時域波形、時頻分析及頻譜圖Fig.1 LFM signal time-domain waveform, time-frequency analysis and spectrum diagram

2.2 LFM信號產(chǎn)生方法選取

LFM信號的產(chǎn)生方法如圖2所示,主要分為模擬法和數(shù)字法。模擬法起源較早,它主要依靠模擬器件產(chǎn)生信號。模擬法主要分為有源和無源兩種方法。有源法一般采用壓控振蕩器(Voltage-Controlled Oscillator,VCO)或者鎖相環(huán)(Phase Locked Loop,PLL)來產(chǎn)生線性調(diào)頻信號。而無源法常用色散延遲線或者聲表面波(Surface Acoustic Wave,SAW)器件來產(chǎn)生[4]。隨著科學技術的發(fā)展,模擬法產(chǎn)生的LFM信號漸漸不能滿足軍事的需求。它產(chǎn)生的線性調(diào)頻信號存在線性度低、穩(wěn)定性差、相位噪聲較大等問題。

圖2 LFM信號產(chǎn)生方法Fig.2 LFM signal generation method

采用數(shù)字法可以獲得更好的線性調(diào)頻信號。目前使用較多的LFM信號產(chǎn)生方法為數(shù)字法。數(shù)字法主要以直接數(shù)字合成(Direct Digital Synthesis,DDS)技術為主。DDS主要分為基于相位累加的直接數(shù)字頻率合成(Direct Digital Frequency Synthesis,DDFS)技術和基于波形存儲直讀的DDWS技術兩種[6]。

DDWS技術不但具有精確的相位和頻率分辨力,而且能方便的實現(xiàn)多種復雜波形,同時能采用各種有效方法提高頻譜純度。相比于DDFS技術,利用DDWS技術可以更方便靈活的改變生成LFM信號的帶寬、脈寬等參數(shù),并容易對線性調(diào)頻信號的幅度和相位進行預失真校正,進而得到接近理想的LFM信號。本文將采用DDWS技術產(chǎn)生寬帶線性調(diào)頻信號。

2.3 DDWS技術工作原理與特點

2.3.1 DDWS技術工作原理

直接數(shù)字波形合成技術主要分為兩個階段,存儲波形和還原波形。存儲波形是將我們所需要的輸出信號波形,由上位機仿真軟件按照采樣率、帶寬和時寬等參數(shù)計算出信號波形中各個采樣點的值,經(jīng)量化和編碼存儲至高速存儲器中。還原波形時,由系統(tǒng)時鐘提供一個參考時鐘給時鐘控制邏輯,時鐘控制邏輯分別控制地址控制邏輯和D/A轉換。高速存儲器按照時鐘控制邏輯分配的時鐘順序,對存儲在寄存器地址中的波形數(shù)據(jù)進行讀寫操作。按采樣順序讀出波形數(shù)據(jù),經(jīng)D/A轉換成我們所需的模擬波形信號[7]。原理框圖如圖3所示。

圖3 DDWS技術原理框圖Fig.3 DDWS technology principle block diagram

2.3.2 DDWS技術的特點

由于DDWS技術采用了不同于傳統(tǒng)合成方法的全數(shù)字結構,因而具備許多模擬合成技術或者頻率合成技術不具有的特點。

(9)

其中,N為D/A轉換器的位寬,當位寬N越大時,LFM信號的頻率分辨率越高。

2)極短的頻率轉換時間:由DDWS技術的原理框圖可知,輸出信號的波形存儲于高速存儲器中,切換不同頻率的信號時,頻率轉換時間由高速存儲器讀取決定,讀取時間可達皮秒量級。

3)預失真補償:預失真補償是DDWS技術最顯著的優(yōu)點,它能方便靈活地對信號的幅度和相位進行預失真處理,補償系統(tǒng)畸變的影響[8]。

3 系統(tǒng)設計

3.1 控制邏輯和D/A器件選擇

考慮到系統(tǒng)穩(wěn)定性、時鐘頻率和高采樣率等因素,本文最終選FPGA當做系統(tǒng)的控制模塊。其中FPGA采用Xiinx公司推出的Kintex7系列的KC705開發(fā)板,原理如圖4所示。板上載有高性能芯片XC7K325T-2FFG900C,該芯片在運算速率和傳輸性能等方面都具有良好的性能,板上包含326080個邏輯單元。其中系統(tǒng)時鐘為200 MHz,是由Si Time公司的SiT9102芯片產(chǎn)生的LVDS差分時鐘,其頻率穩(wěn)定度高達1 PPM(Part Per Million,百萬分比)。由于時鐘控制著波形數(shù)據(jù)在寄存器中的讀寫操作,所以對于輸出接近理想的信號波形起著關鍵性作用。

圖4 KC705開發(fā)板原理圖Fig.4 KC705 development board schematic diagram

時鐘控制邏輯,我們選取ANALOG DEVICES公司的AD95XX時鐘芯片為整個系統(tǒng)提供時序邏輯。該芯片片內(nèi)VCO的調(diào)諧頻率范圍為2.30 GHz至2.65 GHz,能產(chǎn)生4對800 MHz LVDS時鐘輸出,其時鐘抖動超低(≤275 fs、rms)。為滿足對信號帶寬的要求,根據(jù)奈奎斯特定理,為得到較好的LFM信號,過采樣率應較大。一般取過采樣率≥4,即D/A轉換速率至少應為LFM信號最高頻率的4倍。根據(jù)我們想產(chǎn)生150 MHz的LFM信號,其采樣率應大于600 MHz,D/A器件選用ANALOG DEVICES公司的AD91XX的DAC芯片,該芯片有4個通道,采樣率超過2.0 GSPS,分辨率為16 Bit,完全能滿足我們的要求。

3.2 JESD204B數(shù)據(jù)傳輸

JESD204B是一種新型的高速串行接口,傳輸速率可達12.5 Gbit/s。其結構主要分為4層,包括物理層、數(shù)據(jù)鏈路層、傳輸層和應用層。其結構框圖如圖5所示。

圖5 JESD204B數(shù)據(jù)傳輸關系圖Fig.5 JESD204B data transmission diagram

物理層主要為高速串行信號的接收和發(fā)送提供底層通路；數(shù)據(jù)鏈路層主要包括數(shù)據(jù)的8 B/10 B編解碼和確定數(shù)據(jù)的發(fā)送/接收；傳輸層主要將數(shù)據(jù)映射為幀數(shù)據(jù)；應用層主要為數(shù)據(jù)添加控制字符和尾字符,并把數(shù)據(jù)進行打包和添加擾碼[9]。目前Xilinx公司已開發(fā)出JESD204B接口的ip核,本文將采用其ip核進行數(shù)據(jù)傳輸。

3.3 系統(tǒng)結構設計

本文基于激光雷達遠程測距的應用背景,總體系統(tǒng)結構如圖6所示。

圖6 寬帶線性調(diào)頻信號產(chǎn)生總體系統(tǒng)結構Fig.6 Broadband chirp signal generation overall system structure

首先需要由上位機產(chǎn)生原始的LFM信號波形文件。利用Matlab仿真軟件,根據(jù)Chirp函數(shù)設置LFM信號的帶寬為150 MHz,采樣率設置為320 MHz,脈沖寬度設置為400 ns,產(chǎn)生128個采樣點。如圖7所示,然后將128個采樣點轉換為16進制的數(shù)據(jù)并存儲在FPGA(KC705)的存儲單元中。

圖7 LFM信號波形Fig.7 LFM signal waveform

然后利用Vivado中的PLL ip核,將KC705的系統(tǒng)時鐘200MHz分頻為2個不同頻率的時鐘,分別為clk_80MHz,clk_100MHz。將clk_100MHz作為時鐘芯片AD95XX和DAC芯片AD91XX的輸入時鐘,通過SPI(Serial Peripheral interface,串行外圍設備接口)協(xié)議,分別對AD95XX的68個寄存器和AD91XX的76個寄存器完成初始化配置。時鐘芯片AD95XX完成初始化后,將分別給AD91XX和JESD204B模塊提供參考時鐘。AD95XX的時鐘配置如圖8所示。

圖8 AD95XX時鐘配置Fig.8 AD95XX clock configuration

JESD204B模塊主要包含兩個部分,數(shù)據(jù)鏈路層ip核和物理層ip核。我們通過AXI4-Lite協(xié)議完成對數(shù)據(jù)鏈路層和物理層的初始化配置。一切準備就緒后,將FPGA的RAM中存儲的波形數(shù)據(jù)將通過JESD204B口發(fā)送給數(shù)模轉換器AD91XX。數(shù)據(jù)先寫入寄存器中,然后再通過尋址找到對應的數(shù)據(jù)并讀出來,最后就產(chǎn)生出信號波形。系統(tǒng)總體實物如圖9所示。

圖9 系統(tǒng)總體實物圖Fig.9 Overall physical map of the system

4 測試結果

工程實踐平臺采用LeCroy公司的610Zi示波器,寬帶LFM信號的實現(xiàn)如圖10所示。

圖10 150 MHz的線性調(diào)頻信號Fig.10 150 MHz chirp signal

圖10的上半部分是寬帶LFM信號的波形圖,每格是50 ns,該信號的一個周期是8格,時寬為400 ns；圖10的下半部分是對寬帶LFM信號做快速傅里葉變換(Fast Fourier Transform,FFT),每格的寬度是50 MHz,可以看出產(chǎn)生的寬帶LFM信號的帶寬是3格,實現(xiàn)了150 MHz的帶寬。因為距離分辨力與帶寬成反比,由公式:ΔR=c/2ΔF,(c為光速,c=3×108m/s)可知,當帶寬為150 MHz時,距離分辨力為1 m。實驗產(chǎn)生的LFM信號的帶內(nèi)平坦度較高,說明該信號所含各頻率成分大小的差異較小,更接近于理想值。

5 結 語

本文基于FPGA,通過DDWS技術設計并實現(xiàn)了帶寬為150MHz的寬帶LFM信號。通過對LFM的產(chǎn)生和原理分析,對DDWS技術的描述、對器件性能和實現(xiàn)過程的具體描述,最后給出了系統(tǒng)測試結果,驗證了該系統(tǒng)的可行性和有效性,產(chǎn)生了較為理想的寬帶LFM信號。該信號可以作為激光雷達光發(fā)射機的射頻調(diào)制信號,通過相位調(diào)制器,對激光信號源產(chǎn)生的“種子光”進行相位調(diào)制,獲得調(diào)制的“種子光”。而后再對“種子光”進行放大,實現(xiàn)調(diào)制光的大功率輸出,這有利于提升激光雷達的作用距離和距離分辨力。本文的研究結果對激光雷達在實際中的應用具有重要的實際意義。但本文產(chǎn)生的寬帶LFM信號也存在不足之處,信號的帶寬和帶內(nèi)平坦度還有優(yōu)化和提升空間。