趙 前，羅通頂，陳彥麗，王 晶，呂宗瞡，李海濤，張雁霞，阮林波

(西北核技術(shù)研究所 強(qiáng)脈沖輻射環(huán)境模擬與效應(yīng)國(guó)家重點(diǎn)實(shí)驗(yàn)室，陜西 西安 710024)

0 引言

自然界或者人工產(chǎn)生模擬信號(hào)，比如聲音、光線、脈沖信號(hào)等，這些信號(hào)不能直接被數(shù)字系統(tǒng)識(shí)別并記錄，這時(shí)需要模數(shù)轉(zhuǎn)換系統(tǒng)將模擬信號(hào)轉(zhuǎn)為數(shù)字碼，經(jīng)過計(jì)算機(jī)處理，人類就可以對(duì)信號(hào)進(jìn)行分析處理，模數(shù)轉(zhuǎn)換系統(tǒng)起到了自然與人之間橋梁的作用。

模數(shù)轉(zhuǎn)換系統(tǒng)主要分為示波器與數(shù)據(jù)采集系統(tǒng)兩類，在相同性能參數(shù)情況下，示波器有集成度高等特點(diǎn)，數(shù)據(jù)采集系統(tǒng)有可定制性強(qiáng)、數(shù)據(jù)在線處理能力強(qiáng)等特點(diǎn)。在高能物理、粒子物理實(shí)驗(yàn)、輻射探測(cè)等科學(xué)研究領(lǐng)域，測(cè)量系統(tǒng)需要滿足不同的物理需求，數(shù)據(jù)采集系統(tǒng)因可定制性強(qiáng)等特點(diǎn)被廣泛應(yīng)用。

數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)如圖1 所示，首先模擬信號(hào)經(jīng)過前置模擬電路進(jìn)行預(yù)處理，如單端輸入轉(zhuǎn)差分電路等，經(jīng)調(diào)理過的模擬信號(hào)進(jìn)入模數(shù)轉(zhuǎn)換器(Analog to Digital Converter，ADC)芯片進(jìn)行模數(shù)轉(zhuǎn)換，ADC 輸出量化編碼至現(xiàn)場(chǎng)可編程邏輯門陣列(Field Programmable Gate Array，F(xiàn)PGA)芯片，當(dāng)ADC 輸出的采樣數(shù)據(jù)率高于FPGA 內(nèi)部邏輯資源的處理速率時(shí)，F(xiàn)PGA 不能直接接收數(shù)據(jù)進(jìn)入其內(nèi)部邏輯資源，這時(shí)需要對(duì)ADC 的輸出數(shù)據(jù)進(jìn)行接收轉(zhuǎn)換、延時(shí)調(diào)整和降速處理等操作，才能進(jìn)入FPGA 內(nèi)部處理，再通過外部總線協(xié)議讀取DDR 或FPGA 內(nèi)部的緩存數(shù)據(jù)做在線數(shù)據(jù)分析或離線數(shù)據(jù)分析，數(shù)據(jù)采集系統(tǒng)還包括一些外圍電路，比如前端模擬電路、時(shí)鐘電路、外觸發(fā)模塊及電源模塊等[1-4]。

圖1 高速高精度數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)

模數(shù)轉(zhuǎn)換與采集控制是數(shù)據(jù)采集過程中重要的環(huán)節(jié)，模數(shù)轉(zhuǎn)換由ADC 芯片完成，采集控制部分以FPGA和計(jì)算機(jī)為代表。在高能物理等相關(guān)領(lǐng)域?qū)嶒?yàn)中，其輸出信號(hào)多為可重復(fù)性較差的單次納秒級(jí)快脈沖信號(hào)[5-6]，因此高采樣率高垂直分辨率的ADC 芯片與高速FPGA芯片是必不可少的關(guān)鍵器件。根據(jù)式(1)，儀器測(cè)量得到的信號(hào)的上升時(shí)間Tr與儀器設(shè)備自身極限可測(cè)的上升時(shí)間Tr，osc正相關(guān)，假設(shè)信號(hào)的實(shí)際上升時(shí)間Tr，signal為1 ns，儀器采樣率為1 GS/s，因兩個(gè)采樣點(diǎn)之間間隔1 ns，則Tr，osc為1 ns，因此Tr約為1.414 ns，與實(shí)際值相差約41.4%，為達(dá)到實(shí)際值的98%以上，一般要求采樣點(diǎn)間隔小于上升時(shí)間的1/5，因而精確測(cè)量1 ns 上升沿的信號(hào)至少需要4 GS/s 采樣率，這就對(duì)儀器性能提出了較高的要求。

我國(guó)在芯片行業(yè)起步較晚，芯片設(shè)計(jì)生產(chǎn)能力和世界先進(jìn)水平有一定差距，而高端ADC、FPGA 芯片的設(shè)計(jì)生產(chǎn)被西方所掌握且被《瓦森納協(xié)議》限制出口，實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)關(guān)鍵芯片的國(guó)產(chǎn)化替代是解決芯片問題的有效途徑。

1 《瓦森納協(xié)議》與國(guó)產(chǎn)關(guān)鍵元器件

1996 年，以西方國(guó)家為主的33 個(gè)國(guó)家在奧地利維也納簽訂了《瓦森納協(xié)議》，規(guī)定了工業(yè)高級(jí)產(chǎn)品和技術(shù)的出口范圍和國(guó)家，中國(guó)是屬于受限制的國(guó)家之一。高性能ADC 芯片和FPGA 芯片技術(shù)合作與出口在《瓦森納協(xié)議》中有明確的限制規(guī)定，這兩類芯片對(duì)實(shí)現(xiàn)我國(guó)研制高性能數(shù)據(jù)采集系統(tǒng)產(chǎn)生了嚴(yán)重的影響?！锻呱{協(xié)議》于2019 年12 月被重新修訂，增加了對(duì)計(jì)算機(jī)光刻軟件和大硅片切、磨、拋工藝的出口管制[7]，進(jìn)一步對(duì)國(guó)內(nèi)芯片代工廠產(chǎn)生了一定的影響，下面詳細(xì)闡述何種性能水平的關(guān)鍵芯片受西方限制以及國(guó)內(nèi)外技術(shù)研究水平。

1.1 ADC 芯片及國(guó)產(chǎn)化研究水平

在高能物理、輻射探測(cè)、粒子物理實(shí)驗(yàn)等領(lǐng)域的波形獲取中，為了獲得充分的物理信息，需要性能達(dá)到采樣率1 GS/s 以上、垂直分辨率12 bit 以上的高速高精度ADC 芯片。目前，市場(chǎng)上的高速高精度ADC 產(chǎn)品基本被美國(guó)德州儀器(Texas Instrument，TI)與亞德諾(Analog Device Instrument，ADI)公司所壟斷，這兩家公司設(shè)計(jì)的高性能ADC 芯片均受政策影響限制出口。

在2019 年新修訂的協(xié)議第3.A.1.a.5 條中，對(duì)ADC的限制情況進(jìn)行了詳細(xì)說明，限制指標(biāo)如表1 所示。

表1 ADC 技術(shù)禁運(yùn)情況

根據(jù)表1，結(jié)合其他條款可知，每一臺(tái)國(guó)產(chǎn)示波器、國(guó)產(chǎn)數(shù)據(jù)采集系統(tǒng)等設(shè)備需要的高速高精度ADC 芯片都需要美國(guó)政府許可才能進(jìn)口。高速高精度ADC 芯片市場(chǎng)份額基本被美國(guó)TI 和ADI 公司所瓜分，而在此領(lǐng)域鮮有國(guó)內(nèi)企業(yè)的身影。這主要有兩個(gè)原因，一是設(shè)計(jì)水平達(dá)不到，二是有設(shè)計(jì)能力但沒有生產(chǎn)能力[8-10]。

在高速高精度ADC 的技術(shù)路線方面，高速ADC 主要選用流水線型結(jié)構(gòu)，旨在在采樣率和垂直分辨率之間尋求折中點(diǎn)。高速ADC 需要有高速傳輸協(xié)議支持以實(shí)現(xiàn)與FPGA 的交互，最大傳輸速率不超過2 Gb/s 的LVDS傳輸協(xié)議已逐漸被高速ADC 設(shè)計(jì)所淘汰，于2011 年發(fā)布的傳輸速率最高可達(dá)12 Gb/s 的JESD204B 傳輸協(xié)議是目前高速ADC 的主流設(shè)計(jì)標(biāo)準(zhǔn)，于2017 年發(fā)布的JESD204C 支持傳輸速率最高為32 Gb/s，但是此版協(xié)議發(fā)布較晚，市場(chǎng)上還未見應(yīng)用JESD204C 協(xié)議接口的產(chǎn)品。

高速高精度的模數(shù)轉(zhuǎn)換器是研制高速高精度數(shù)據(jù)采集系統(tǒng)的核心器件，是《瓦森納協(xié)議》所管控的產(chǎn)品之一，調(diào)研滿足高速高精度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)所需的國(guó)產(chǎn)高速高精度ADC 芯片具有重要的意義。

最近幾年，國(guó)內(nèi)一些企業(yè)與高校投入了較多力量研發(fā)高速高精度ADC 芯片，性能參數(shù)趨近國(guó)外的先進(jìn)ADC產(chǎn)品，實(shí)際應(yīng)用也較為成功，比如航天772 所的1 GS/s、12 bit 高速高精度ADC 產(chǎn)品B12D1000 在各次航天任務(wù)中就取得了較好的應(yīng)用[11]。在波形前沿為納秒級(jí)的脈沖信號(hào)精細(xì)化測(cè)量中，科研人員對(duì)高采樣率高分辨率器件的追求沒有盡頭，尋求采樣率更高的國(guó)產(chǎn)ADC 芯片是有必要的，表2 列出了國(guó)內(nèi)較知名單位流片成功的ADC產(chǎn)品。

由表2 可知，國(guó)內(nèi)設(shè)計(jì)指標(biāo)較先進(jìn)的是某公司的采樣率為3 GS/s、垂直分辨率為12 bit 的ADC 產(chǎn)品，支持JESD204B 傳輸協(xié)議，相較于ADI 公司最先進(jìn)的指標(biāo)為10 GS/s、12 bit 的AD9213芯片，國(guó)產(chǎn)高性能ADC芯片距離世界先進(jìn)水平相差兩代。國(guó)內(nèi)做高速高精度ADC的企業(yè)也不少，設(shè)計(jì)團(tuán)隊(duì)可分為三類，第一類為國(guó)資背景團(tuán)隊(duì)，比如蘇州訊芯微、中電24 所和航天772 所等，中電24 所在2018 年推出了5 GS/s、10 bit 的產(chǎn)品，但是目前無相關(guān)應(yīng)用報(bào)道。第二類為大學(xué)團(tuán)隊(duì)，比如清華大學(xué)推出過指標(biāo)為1 GS/s、13 bit 的ADC 芯片，中科院微電子所在2018 年有10 GS/s、8 bit 的ADC 芯片實(shí)現(xiàn)成功流片，復(fù)旦大學(xué)聯(lián)合第三方企業(yè)正在設(shè)計(jì)指標(biāo)為4 GS/s、12 bit 的ADC。第三類為外企技術(shù)人員海歸團(tuán)隊(duì)，比如蘇州云芯微電子公司、上海貝嶺公司等，但這類公司的主要產(chǎn)品面向低采樣率高垂直分辨率的慢前沿信號(hào)測(cè)量領(lǐng)域，指標(biāo)集中于采樣率為65 MS/s 至250 MS/s、垂直分辨率為12 bit 至16 bit 的范圍。

表2 國(guó)產(chǎn)自主研發(fā)高性能ADC 產(chǎn)品現(xiàn)狀

綜上所述，國(guó)產(chǎn)ADC 設(shè)計(jì)水平雖與國(guó)外有差距，但產(chǎn)品較為豐富，B12D1000RH 在航天領(lǐng)域的成功應(yīng)用表明國(guó)產(chǎn)器件的良好可靠性，3 GS/s、12 bit 的某型國(guó)產(chǎn)ADC 芯片則因其較高的性能以及支持JESD204B 傳輸協(xié)議的特點(diǎn)有著更為廣闊的應(yīng)用前景，也將為高性能數(shù)據(jù)采集系統(tǒng)核心器件的國(guó)產(chǎn)化提供設(shè)計(jì)思路。

1.2 FPGA 芯片及國(guó)產(chǎn)化研究水平

FPGA 芯片是數(shù)采系統(tǒng)的核心器件之一，其以高度的靈活性、豐富的邏輯資源和I/O 接口被廣泛應(yīng)用，主要用于ADC 控制、數(shù)據(jù)處理、數(shù)據(jù)高速傳輸?shù)?，相較于ADC等專用芯片，F(xiàn)PGA 芯片更像一張白紙，任由設(shè)計(jì)者將其開發(fā)為所需功能的處理核心，以替代種類繁多的專用芯片，故其應(yīng)用十分廣泛，相較于高速高精度ADC 的進(jìn)口不是很敏感，但也受到《瓦森納協(xié)議》的約束。

根據(jù)《瓦森納協(xié)議》第3.A.1.a.7 條，對(duì)FPGA 及其他種類可編程邏輯器件的限制情況如表3 所示。

表3 FPGA 芯片限制情況

由表3 知，管腳數(shù)大于700、傳輸速率高于500 Gb/s的邏輯器件被禁止出口我國(guó)?！锻呱{協(xié)議》的3.A.1.a.14 條對(duì)表1 的3.A.1.a.5 與表3 的3.A.1.a.7 條款做了補(bǔ)充，將范圍由具有上述參數(shù)特性的ADC 芯片、FPGA芯片擴(kuò)展到所有芯片領(lǐng)域。

FPGA 在數(shù)采系統(tǒng)中主要用來進(jìn)行數(shù)據(jù)控制、傳輸和數(shù)據(jù)量較小的存儲(chǔ)，主要關(guān)注傳輸速率以及等效邏輯單元數(shù)量等指標(biāo)。當(dāng)然FPGA 的選型不是越高性能越好，在預(yù)算與性能折中后，選擇適合所設(shè)計(jì)數(shù)采系統(tǒng)的FPGA 芯片是有必要的。在高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)中，F(xiàn)PGA 的選型主要依據(jù)ADC 的指標(biāo)決定，在重點(diǎn)關(guān)注的數(shù)據(jù)高速傳輸部分，主要根據(jù)式(2)來判定：

其中，S為ADC采樣率，N為ADC垂直分辨率，RateGTX為FPGA 單通道傳輸速率，Nlane為FPGA 通道數(shù)，EJESD204B為JESD204B 編碼效率等于0.8，ETR為傳輸效率約等于0.67，可知3 GS/s、12 bit 的ADC 輸出需要大于67.5 Gb/s傳輸速率的FPGA 芯片作為支撐。

高端FPGA 市場(chǎng)被Xilinx、Lattice、Alter 和Actel 四家美國(guó)公司占據(jù)，國(guó)產(chǎn)高端FPGA 芯片的設(shè)計(jì)企業(yè)則主要有紫光同創(chuàng)、西安智多晶和復(fù)旦微等。如表4 所示，紫光同創(chuàng)的Titan 系列FPGA 是中國(guó)第一款國(guó)產(chǎn)自主產(chǎn)權(quán)千萬門級(jí)高性能FPGA 芯片，擁有174k 等效邏輯單元，支持傳輸速率可至5 Gb/s，采用40 nm 工藝制造；西安智多晶Seal 5000 FPGA 芯片基于28 nm 工藝，200k 邏輯單元，單通道傳輸速率可至6 Gb/s，其最大的特點(diǎn)是擁有適配自己FPGA 芯片的EDA 綜合軟件“HqFpga”。國(guó)內(nèi)也有高云、安路等公司持續(xù)研發(fā)FPGA 芯片，產(chǎn)品主要為面向中低端市場(chǎng)的中低密度FPGA 芯片[12-15]。復(fù)旦微在2018 年推出JFM7K325T，對(duì)標(biāo)Xilinx K7 系列的同型號(hào)產(chǎn)品XC7K325T，等效邏輯單元約300k，擁有16lane，單通道峰值傳輸速率可至10 Gb/s，支撐JESD204協(xié)議，可滿足3 GS/s、12 bit 某型國(guó)產(chǎn)ADC 的傳輸需求。

表4 國(guó)產(chǎn)FPGA 情況

相較于國(guó)外的先進(jìn)產(chǎn)品，比如Xilinx UltraScale+系列，國(guó)產(chǎn)FPGA 不論在產(chǎn)品性能、功耗和功能上都有較大差距，但是以JFM7K325T 為代表的國(guó)產(chǎn)FPGA 表明國(guó)內(nèi)相關(guān)機(jī)構(gòu)也在持續(xù)研發(fā)，這將為高性能數(shù)據(jù)采集系統(tǒng)的數(shù)字處理模塊國(guó)產(chǎn)化提供途徑。

2 芯片設(shè)計(jì)生產(chǎn)鏈

芯片設(shè)計(jì)生產(chǎn)鏈如圖2 所示，中國(guó)大陸主要掌握IC封裝測(cè)試，在高速高精度ADC 與高端FPGA 芯片產(chǎn)業(yè)鏈中，“卡脖子”的為IC 設(shè)計(jì)、制造環(huán)節(jié)，在制造環(huán)節(jié)最根本的還是中國(guó)大陸無法供給高端半導(dǎo)體設(shè)備與半導(dǎo)體材料，先進(jìn)的工藝生產(chǎn)線幾乎被臺(tái)積電公司(TSMC)所壟斷，荷蘭阿斯麥爾公司(ASML)為臺(tái)積電提供可實(shí)現(xiàn)7 nm特征尺寸的高端EUV 光刻機(jī)，國(guó)內(nèi)企業(yè)上海微電子擁有實(shí)現(xiàn)90 nm 工藝的光刻機(jī)設(shè)計(jì)生產(chǎn)能力，擁有80%的國(guó)內(nèi)市場(chǎng)，但其產(chǎn)品性能和最先進(jìn)的光刻機(jī)相比還有較大差距。

圖2 芯片產(chǎn)業(yè)鏈代表廠商

FPGA 芯片的性能不僅僅由設(shè)計(jì)決定，更與生產(chǎn)工藝密切相關(guān)，先進(jìn)的生產(chǎn)工藝意味著更低的閾值電壓、更快的MOS 管開關(guān)速度和更低的功耗，目前高性能FPGA已普遍采用比28 nm 更先進(jìn)的生產(chǎn)工藝。雖然ADC 芯片用不到最先進(jìn)的生產(chǎn)工藝，但穩(wěn)定可靠的40 nm 工藝是目前(1 GS/s、12 bit)～(4 GS/s、12 bit)范圍內(nèi)ADC 芯片的主流生產(chǎn)工藝，且28 nm 工藝已逐漸在更高性能的ADC芯片得到應(yīng)用。中國(guó)大陸的中芯國(guó)際公司(SMIC)已經(jīng)掌握14 nm 先進(jìn)工藝，40 nm 工藝生產(chǎn)線也已投產(chǎn)較長(zhǎng)時(shí)間，但其較不完善的工藝庫(kù)使得部分芯片設(shè)計(jì)單位并不會(huì)采用SMIC 的工藝去生產(chǎn)對(duì)工藝庫(kù)要求較高的模數(shù)混合芯片，而TSMC 對(duì)中國(guó)大陸單位的訂單有著十分嚴(yán)格的限制，從2020 年針對(duì)華為海思的芯片“斷供”事件可知由TSMC 代工的風(fēng)險(xiǎn)性，積極尋求風(fēng)險(xiǎn)可控的芯片生產(chǎn)工藝也是十分重要的。

3 示波器與數(shù)據(jù)采集儀

數(shù)據(jù)采集儀與示波器是快脈沖信號(hào)采集領(lǐng)域的兩種不同形式的儀器，它們都以ADC 和FPGA 為核心器件，在快前沿脈沖信號(hào)的波形數(shù)字化采集中發(fā)揮著不可替代的作用，目前最先進(jìn)的數(shù)據(jù)采集儀和示波器技術(shù)依舊掌握在西方國(guó)家手中，這些儀器受到了西方國(guó)家的管控。

《瓦森納協(xié)議》第3.A.2.h 條主要是對(duì)搭載了高端ADC與FPGA 芯片的儀器的限制條款，如表5 所示說明。

由表5 可知，1.3 GS/s 采樣率，有效位數(shù)8～10 bit 的波形數(shù)字化設(shè)備都是被限制出口的。

表5 針對(duì)波形數(shù)字化設(shè)備的禁運(yùn)指標(biāo)

國(guó)外最新示波器產(chǎn)品主要有是德科技公司(Keysight)的Infiniium UXR 系列示波器，可提供10 bit 垂直分辨率，110 GHz 的模擬帶寬，采樣率可至256 GS/s；力科公司(Lecroy) 綜合性能較高的產(chǎn)品以WavePro HD 為代表，垂直分辨率為12 bit，最高采樣率為20 GS/s，模擬帶寬處于2.5 GHz-8 GHz 范圍內(nèi)，Lecroy LabMaster 10Zi-A示波器，最高采樣率為240 GS/s，垂直分辨率為8 bit；泰克公司(Tek)性能較高的示波器為DPO70000SX 系列，擁有70 GHz 模擬帶寬，最高采樣率可至200 GS/s。

示波器作為基本的科研設(shè)備，國(guó)內(nèi)也有一些企業(yè)在持續(xù)投入研發(fā)，以普源精電公司(RIGOL)和中電41 所為代表。RIGOL DS70000 系列示波器模擬通道帶寬可至4 GHz，實(shí)時(shí)采樣率最高可至20 GS/s，代表了國(guó)產(chǎn)高端示波器的先進(jìn)水平，DS70000 系列示波器基于RIGOL 自主開發(fā)的ADC 芯片“鳳凰座”研發(fā)，這一芯片并不對(duì)外銷售[16]。中電41 所的AV4456DM 系列示波器可以達(dá)到500 MHz 模擬帶寬，垂直分辨率為8 bit，單通道采樣率可至5 GS/s。

數(shù)據(jù)采集儀因其可定制設(shè)計(jì)、模塊化、靈活性強(qiáng)的特點(diǎn)，在快脈沖信號(hào)傳輸與記錄中和示波器數(shù)一同作為信號(hào)的主力記錄設(shè)備。是德科技是國(guó)外高端數(shù)據(jù)采集儀的主要研發(fā)廠商，是德科技M3703B 有12 bit 的垂直分辨率、3.2 GS/s 的采樣率，最先進(jìn)的M9710A 擁有10 bit的垂直分辨率，10 GS/s 的采樣率。國(guó)產(chǎn)數(shù)采設(shè)備主要以中科大6.4 GS/s、12 bit 數(shù)據(jù)采集儀為代表，實(shí)現(xiàn)了數(shù)據(jù)處理端通過長(zhǎng)光纖對(duì)前端數(shù)據(jù)采集卡的遠(yuǎn)程控制，參數(shù)配置軟件可調(diào)，在納秒級(jí)上升時(shí)間的信號(hào)獲取方面取得了較好的效果；中重科技于2020 年推出了基于國(guó)產(chǎn)ADC芯片、國(guó)產(chǎn)FPGA 芯片的12 bit、2 GS/s 采集卡HKS02-G14GEG，這型采集卡實(shí)現(xiàn)了輸入模擬信號(hào)偏置電壓軟件可調(diào)，輸入模擬信號(hào)放大倍數(shù)軟件可調(diào)功能，具有高采樣位數(shù)、高速傳輸、大內(nèi)存、實(shí)時(shí)濾波與FFT 計(jì)算的特點(diǎn)，主要面向光纖傳感、激光雷達(dá)脈沖測(cè)試、高速信號(hào)頻譜分析，代表了基于國(guó)產(chǎn)核心器件設(shè)計(jì)的采集卡的先進(jìn)水平。

4 結(jié)論

高性能ADC、FPGA 是研制高性能數(shù)據(jù)采集系統(tǒng)的核心器件，在高能物理、粒子物理實(shí)驗(yàn)、輻射探測(cè)等科學(xué)研究中具有廣泛的應(yīng)用，其性能直接決定了獲取的實(shí)驗(yàn)數(shù)據(jù)是否準(zhǔn)確，能否精確解釋物理現(xiàn)象。

受西方對(duì)我國(guó)實(shí)施高性能ADC 和FPGA 嚴(yán)格的技術(shù)封鎖，高性能數(shù)據(jù)采集系統(tǒng)核心器件國(guó)產(chǎn)化顯得十分重要。在實(shí)現(xiàn)核心器件國(guó)產(chǎn)化的技術(shù)路線方面，以數(shù)據(jù)采集系統(tǒng)為例，設(shè)計(jì)研發(fā)更趨向于原位替換的原則，在原有數(shù)據(jù)采集電路設(shè)計(jì)的基礎(chǔ)上，進(jìn)行配置電路微調(diào)與固件的迭代，實(shí)現(xiàn)ADC 或FPGA 芯片的原位替換以降低設(shè)計(jì)風(fēng)險(xiǎn)，在后續(xù)性能測(cè)試滿足設(shè)計(jì)要求的前提下再尋求時(shí)鐘芯片與電源芯片的國(guó)產(chǎn)化替代方案。

隨著我國(guó)對(duì)儀器設(shè)備自主可控的日益重視與中國(guó)制造業(yè)的不斷向前發(fā)展，擁有自主知識(shí)產(chǎn)權(quán)的高性能ADC 和FPGA 芯片研制生產(chǎn)水平不斷提高，在1 GS/s～3 GS/s 采樣率、12 bit 垂直分辨率的ADC 芯片領(lǐng)域和高速率、28 nm 工藝FPGA 芯片設(shè)計(jì)制造領(lǐng)域均取得了較大的突破，為研制自主可控儀器的示波器和專用數(shù)據(jù)采集儀器提供了廣闊的舞臺(tái)，持續(xù)推進(jìn)設(shè)備國(guó)產(chǎn)化，提高自主可控能力，對(duì)更好地保障科學(xué)研究具有重要的意義。