魏建軍，劉乃安，唐 軍

（西安電子科技大學(xué) 通信工程學(xué)院，陜西 西安 710071）

0 引言

差分二進(jìn)制相移鍵控（Differentially Binary Phase Shift Keying，DBPSK）是通信理論與技術(shù)調(diào)制部分最基本的內(nèi)容，是現(xiàn)代通信中最基本的通信方式，涉及到差分編碼、相位調(diào)制等內(nèi)容，也是通信技術(shù)研發(fā)人員必須掌握的知識(shí)。因?yàn)镈BPSK 比較基礎(chǔ)又特別重要，高等學(xué)校通信專業(yè)實(shí)驗(yàn)室基本都開展了DBPSK 實(shí)驗(yàn)。有的實(shí)驗(yàn)室采用硬件實(shí)驗(yàn)方式，使用實(shí)驗(yàn)箱進(jìn)行DBPSK 調(diào)制解調(diào)實(shí)驗(yàn)，實(shí)驗(yàn)箱中面板上的按鈕可以設(shè)置發(fā)射信號(hào)的數(shù)據(jù)速率，旋鈕可以選擇調(diào)制解調(diào)時(shí)載波頻率，然后使用示波器觀察基帶波形、調(diào)制或解調(diào)后的波形；有些實(shí)驗(yàn)室提供頻譜儀觀察信號(hào)調(diào)制過程中頻譜的變換。實(shí)驗(yàn)中可設(shè)置的參數(shù)極其受限，幾乎完全固定操作，動(dòng)手多動(dòng)腦少，對(duì)知識(shí)的理解受限。在課程安排上，學(xué)生因課時(shí)限制往往分開進(jìn)行實(shí)驗(yàn)，一個(gè)時(shí)段內(nèi)只能鞏固某一實(shí)驗(yàn)箱對(duì)應(yīng)的理論知識(shí)和實(shí)驗(yàn)技能，對(duì)所學(xué)的專業(yè)缺乏系統(tǒng)性認(rèn)識(shí)。有的實(shí)驗(yàn)室采用軟件仿真的方式開展DBPSK 調(diào)制解調(diào)實(shí)驗(yàn)，仿真平臺(tái)有Matlab/Simulink、SystenView 等，使用軟件提供的差分編碼、調(diào)制解調(diào)等模塊搭建整個(gè)調(diào)制解調(diào)系統(tǒng)。系統(tǒng)中的參數(shù)、調(diào)制解調(diào)的方式、結(jié)構(gòu)都可自由設(shè)置，提供了最大的靈活性，器件全、仿真效率高。但是軟件仿真處理的完全是理想信號(hào)，與實(shí)際工程有相當(dāng)大的差距，真實(shí)感不強(qiáng)，不利于培養(yǎng)學(xué)生動(dòng)手實(shí)踐能力。

半實(shí)物虛擬仿真起源于20 世紀(jì)80年代，其能夠減小系統(tǒng)的研究周期以及研究的成本，并且接近于系統(tǒng)的實(shí)際狀態(tài)，受到了研究人員廣泛重視。半實(shí)物虛擬仿真技術(shù)與計(jì)算機(jī)技術(shù)、網(wǎng)絡(luò)技術(shù)有著緊密聯(lián)系，隨著計(jì)算機(jī)技術(shù)和網(wǎng)絡(luò)技術(shù)的不斷進(jìn)步，可以在計(jì)算機(jī)上實(shí)現(xiàn)更為復(fù)雜的實(shí)驗(yàn)系統(tǒng)，因此半實(shí)物虛擬仿真技術(shù)也取得了長(zhǎng)足發(fā)展。另外，由于其結(jié)果可信度高、實(shí)現(xiàn)成本低，在通信理論與技術(shù)的研究與教學(xué)活動(dòng)中也發(fā)揮著重要作用。

1 DBPSK 調(diào)制解調(diào)及開發(fā)平臺(tái)

1.1 DBPSK 調(diào)制解調(diào)

DBPSK 通過前后相鄰碼元的載波相對(duì)相位變化表示二進(jìn)制數(shù)字信息，以達(dá)到調(diào)制的目的，載波相位差存在于前后相鄰碼元之間。定義二進(jìn)制數(shù)字信息與相鄰碼元載波相位差的關(guān)系為Δ，當(dāng)相位差Δ=0 時(shí)，二進(jìn)制數(shù)字信息表示“0”，而當(dāng)相位差Δ=π 時(shí)，二進(jìn)制數(shù)字信息表示“1”。通過二進(jìn)制數(shù)字信息，獲得對(duì)應(yīng)的DBPSK 信號(hào)的載波相位關(guān)系，DBPSK 信號(hào)（）可以表示為：

式中：為載波頻率；為初始相位。在DBPSK 信號(hào)的產(chǎn)生過程中，首先需要對(duì)二進(jìn)制數(shù)字基帶信號(hào)進(jìn)行差分編碼，將表示數(shù)字信息序列的絕對(duì)碼變換成包含著相鄰碼元之間相位關(guān)系的相對(duì)碼，然后再進(jìn)行二進(jìn)制相位調(diào)制。

DBPSK 解調(diào)是從已調(diào)信號(hào)中恢復(fù)出原始基帶信號(hào)的過程，與調(diào)制時(shí)相對(duì)應(yīng)，當(dāng)相位沒有變化時(shí)表示二進(jìn)制數(shù)字信號(hào)“0”，當(dāng)相位出現(xiàn)180°反轉(zhuǎn)時(shí)表示二進(jìn)制數(shù)字信號(hào)“1”，從而實(shí)現(xiàn)DBPSK 信號(hào)解調(diào)。

1.2 半實(shí)物虛擬仿真平臺(tái)

DBPSK 調(diào)制解調(diào)半實(shí)物虛擬仿真采用自主設(shè)計(jì)研發(fā)的無(wú)線通信系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)，該平臺(tái)包括無(wú)線通信技術(shù)實(shí)驗(yàn)部分和網(wǎng)絡(luò)與管理部分。無(wú)線通信技術(shù)實(shí)驗(yàn)部分為學(xué)生提供了實(shí)驗(yàn)操作界面，通過瀏覽器與測(cè)試儀器開展通信技術(shù)實(shí)驗(yàn)。網(wǎng)絡(luò)與管理部分為教師提供管理平臺(tái)的操作，包括各種權(quán)限的設(shè)置、實(shí)驗(yàn)設(shè)備的分配等相關(guān)管理工作。在管理軟件和操作軟件的支持下，既能在現(xiàn)場(chǎng)進(jìn)行實(shí)驗(yàn)，也能通過網(wǎng)絡(luò)在遠(yuǎn)端進(jìn)行實(shí)時(shí)操作，開發(fā)或者測(cè)試新的實(shí)驗(yàn)項(xiàng)目，適應(yīng)當(dāng)前通信理論教學(xué)及實(shí)驗(yàn)教學(xué)的發(fā)展趨勢(shì)。

無(wú)線通信系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)采用模塊化、積木式方式，包括基帶部分、射頻部分、天線和操作控制部分，如圖1 所示。

圖1 無(wú)線通信系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)

基帶部分、射頻部分、天線各部分既相互獨(dú)立，又可相互結(jié)合，構(gòu)成一個(gè)完整的無(wú)線通信收發(fā)系統(tǒng)。基帶部分共由8 個(gè)模塊構(gòu)成，這8 個(gè)模塊可構(gòu)成一個(gè)基帶收發(fā)系統(tǒng)，開展基帶通信實(shí)驗(yàn)。每個(gè)模塊也可與其他模塊組合構(gòu)成一個(gè)閉環(huán)，實(shí)現(xiàn)一個(gè)通信子系統(tǒng)，進(jìn)行相應(yīng)的實(shí)驗(yàn)內(nèi)容。射頻部分也包括8 個(gè)模塊，實(shí)現(xiàn)射頻收發(fā)功能。每個(gè)射頻模塊都預(yù)留標(biāo)準(zhǔn)接口，方便插拔與替換，滿足設(shè)計(jì)性和開發(fā)性實(shí)驗(yàn)的需求。

無(wú)線通信綜合實(shí)驗(yàn)平臺(tái)支持二次開發(fā)，進(jìn)行二次開發(fā)時(shí)，首先選擇對(duì)應(yīng)的實(shí)驗(yàn)?zāi)K，完成項(xiàng)目的系統(tǒng)設(shè)計(jì)和驗(yàn)證；然后根據(jù)開發(fā)所使用的FPGA 芯片及其管腳與外部的連接關(guān)系，使用硬件描述語(yǔ)言完成代碼的編寫、仿真和驗(yàn)證；最后編譯生成二進(jìn)制文件，并將文件加載到無(wú)線通信系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)中，使用系統(tǒng)自帶的虛擬儀器或者實(shí)際儀器驗(yàn)證設(shè)計(jì)的正確性和性能。

2 DBPSK 調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)

在DBPSK 調(diào)制解調(diào)開發(fā)之前，先使用Simulink 建立DBPSK 調(diào)制解調(diào)系統(tǒng)模型進(jìn)行系統(tǒng)設(shè)計(jì)，驗(yàn)證所設(shè)計(jì)系統(tǒng)的功能。在DBPSK 信號(hào)的產(chǎn)生中，首先對(duì)二進(jìn)制數(shù)字基帶信號(hào)進(jìn)行差分編碼，將表示數(shù)字信息序列的絕對(duì)碼變換成包含著相鄰碼元之間相位關(guān)系的相對(duì)碼；然后根據(jù)相對(duì)碼進(jìn)行絕對(duì)調(diào)相，產(chǎn)生二進(jìn)制差分相移鍵控信號(hào)。二進(jìn)制絕對(duì)調(diào)相有鍵控法和相乘法兩種方式。鍵控法根據(jù)二進(jìn)制數(shù)字信號(hào)，選擇載波的正相位或者負(fù)相位進(jìn)行輸出；而相乘法將雙極性二進(jìn)制數(shù)字信號(hào)與載波進(jìn)行相乘，乘法器的輸出就是已調(diào)信號(hào)。由于在FPGA 里乘法器占用資源比較多，編譯時(shí)復(fù)雜度高，此處采用鍵控法進(jìn)行調(diào)制。DBPSK 調(diào)制系統(tǒng)結(jié)構(gòu)見圖2。

圖2 DBPSK 調(diào)制系統(tǒng)結(jié)構(gòu)

DPSK 信號(hào)的解調(diào)方式有兩種：一種是相干解調(diào)加碼反變換法；另一種是差分相干解調(diào)，也叫相位比較法，通過對(duì)比前后相位差的方式來(lái)完成對(duì)DPSK 信號(hào)的解調(diào)。使用差分相干解調(diào)法解調(diào)時(shí)，專門的相干載波和碼變換器都不再成為必需，只需要DPSK 信號(hào)本身與收到的DPSK 信號(hào)延時(shí)一個(gè)碼元間隔相乘，相乘器即可發(fā)揮相位比較的作用。前后碼元的相位差通過相乘的結(jié)果得到反映，此后經(jīng)過低通濾波器后再抽樣判決，即可直接恢復(fù)出原始數(shù)字信息，解調(diào)器中不需要碼反變換器。為了實(shí)現(xiàn)簡(jiǎn)單，此處采用相位比較法實(shí)現(xiàn)DBPSK 解調(diào)，其系統(tǒng)結(jié)構(gòu)如圖3 所示。

圖3 DBPSK 解調(diào)系統(tǒng)結(jié)構(gòu)

3 DBPSK 調(diào)制解調(diào)二次開發(fā)

DBPSK 系統(tǒng)驗(yàn)證以后，需要使用硬件描述語(yǔ)言，在FPGA 芯片上進(jìn)行開發(fā)，此處選用QuartusⅡ軟件進(jìn)行代碼編寫、編譯和仿真。實(shí)驗(yàn)時(shí)將基帶部分中調(diào)制和解調(diào)模塊短接，構(gòu)成一個(gè)閉環(huán)子系統(tǒng)開展實(shí)驗(yàn)。

3.1 DBPSK 調(diào)制開發(fā)

在無(wú)線通信系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)上，基帶部分中發(fā)射機(jī)的第4 個(gè)模塊M4 實(shí)現(xiàn)調(diào)制功能，該模塊上包括晶振、數(shù)模轉(zhuǎn)換器、單片機(jī)和FPGA 芯片。FPGA 芯片實(shí)現(xiàn)具體的調(diào)制功能；晶振為FPGA 芯片提供時(shí)鐘信號(hào)，頻率為16.384 MHz；數(shù)模轉(zhuǎn)換器為10 位，將FPGA 芯片輸出的數(shù)字信號(hào)轉(zhuǎn)為模擬信號(hào)進(jìn)行傳輸；單片機(jī)控制整個(gè)模塊的工作，包括上電、調(diào)用虛擬儀器、加載文件等。M4的結(jié)構(gòu)如圖4 所示。

圖4 DBPSK 調(diào)制硬件模塊M4 結(jié)構(gòu)

DBPSK 調(diào)制時(shí)需要載波信號(hào)，此處使用QuartusⅡ自帶的IP 核實(shí)現(xiàn)數(shù)字控制振蕩器（Numerically Controlled Oscillator，NCO），使用晶振提供的時(shí)鐘信號(hào)輸出載波信號(hào)。DBPSK 調(diào)制代碼編寫完成后，經(jīng)過編譯仿真，將生成的文件加載到無(wú)線通信系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)上。數(shù)據(jù)速率為128 Kb/s，載波頻率為1 MHz。

3.2 DBPSK 解調(diào)開發(fā)

基帶部分中接收機(jī)的第5 個(gè)模塊M5 實(shí)現(xiàn)解調(diào)功能，該模塊包括晶振、模數(shù)轉(zhuǎn)換器、單片機(jī)和FPGA 芯片。FPGA 芯片實(shí)現(xiàn)信號(hào)解調(diào)；晶振為FPGA 芯片提供時(shí)鐘信號(hào)，頻率為16.384 MHz；模數(shù)轉(zhuǎn)換器為10 位，將接收到的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，再送給FPGA 芯片進(jìn)行解調(diào)；單片機(jī)控制整個(gè)模塊的工作，包括上電、調(diào)用虛擬儀器、加載文件等。M5 的結(jié)構(gòu)如圖5 所示。

圖5 DBPSK 解調(diào)硬件模塊M5 結(jié)構(gòu)

DBPSK 調(diào)制時(shí)需要的載波信號(hào)由NCO 實(shí)現(xiàn)，同時(shí)提供兩路正交正弦波信號(hào)，低通濾波器使用QuartusⅡ自帶的IP 核實(shí)現(xiàn)。DBPSK 解調(diào)代碼編寫完成后，經(jīng)過編譯仿真，即可加載到無(wú)線通信系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)上，調(diào)用虛擬示波器。原始信號(hào)和解調(diào)輸出信號(hào)示意圖如圖6 所示。

圖6 原始信號(hào)與解調(diào)輸出信號(hào)

由于虛擬示波器是在不同的模塊中調(diào)用，所以可以同時(shí)顯示2 個(gè)示波器。從圖6 中可以看出，發(fā)送信號(hào)經(jīng)過調(diào)制、傳輸、解調(diào)后，恢復(fù)出的信號(hào)與發(fā)送信號(hào)數(shù)值相同，時(shí)間上延遲了4 個(gè)時(shí)鐘周期。

4 結(jié)語(yǔ)

通信技術(shù)實(shí)驗(yàn)教學(xué)中商用設(shè)備封閉，硬件實(shí)驗(yàn)箱設(shè)備不穩(wěn)定，傳統(tǒng)實(shí)驗(yàn)偏重仿真，與實(shí)際脫節(jié)。半實(shí)物仿真技術(shù)結(jié)合了硬件實(shí)驗(yàn)和軟件仿真的優(yōu)點(diǎn)，在實(shí)驗(yàn)教學(xué)中有重要作用。DBPSK 調(diào)制解調(diào)是通信理論與技術(shù)的基本內(nèi)容，在實(shí)際使用中是許多調(diào)制方式的基礎(chǔ)。本文基于自主設(shè)計(jì)研發(fā)的半實(shí)物虛擬仿真平臺(tái)——無(wú)線通信系統(tǒng)綜合實(shí)驗(yàn)平臺(tái)，使用基帶部分發(fā)射機(jī)的調(diào)制模塊和接收機(jī)的解調(diào)模塊開展DBPSK 調(diào)制解調(diào)二次開發(fā)實(shí)驗(yàn)。采用二進(jìn)制鍵控的方式產(chǎn)生調(diào)制信號(hào)，采用相位比較法進(jìn)行解調(diào)。使用Simulink 進(jìn)行系統(tǒng)設(shè)計(jì)，建立調(diào)制解調(diào)模型，驗(yàn)證系統(tǒng)功能的正確性。使用硬件描述語(yǔ)言，根據(jù)模塊上器件之間的關(guān)系和管腳，編寫代碼，完成編譯和仿真后加載到平臺(tái)上。結(jié)果表明，發(fā)送信號(hào)經(jīng)過調(diào)制、傳輸、解調(diào)后與原始信號(hào)數(shù)值相同，時(shí)間上延遲了4 個(gè)時(shí)鐘周期。