李 川,鄭 浩,王彥輝

(江南計算技術研究所,江蘇 無錫 214083)

1 引言

隨著大數(shù)據(jù)、云計算、智能計算和高性能計算領域的飛速發(fā)展，芯片存儲帶寬需求急劇增加，尤其是T Byte/s(1E12 Byte/s)帶寬需求。為了縮小存儲帶寬與芯片計算性能之間的差距，動態(tài)隨機存儲架構(DRAM)的I/O速率逐年增加，DDR5規(guī)范中I/O最高速率達到6.4 Gbps，GDDR6產(chǎn)品最高速率達18 Gbps。但是,對于T Byte/s帶寬需求，DDR5所需 I/O數(shù)量大，封裝以及存儲顆粒布局難以解決，GDDR6實現(xiàn)T級存儲帶寬，其匹配帶寬的顆粒數(shù)量與可靠的高速并行互連難以兼得。由此，基于3D堆疊且具有超高位寬的HBM(High-Bandwidth Memory)存儲技術發(fā)展迅速。

為了實現(xiàn)HBM存儲顆粒與CPU/GPU芯片之間的高位寬信號互連，需要引入超細線寬和間距的轉接板，常規(guī)的封裝基板和印制板互連密度難以滿足需求[1,2]。目前，硅基轉接板工藝相對于有機和玻璃轉接板更為成熟，并且布線更靈活，硅基轉接板是HBM顆粒和CPU/GPU芯片之間互連的主流介質[3]。

硅轉接板中，HBM相關的物理傳輸路徑如圖1所示分為2類。一類是HBM與芯片之間的信號互連，包括8個通道的數(shù)據(jù)組信號和地址組信號，以單端信號為主，分布在硅轉接板的RDL(ReDistribution Layer)。另一類是HBM相關的電源和地信號以及少量的外測試信號，貫穿整個轉接板，通過微焊球與封裝基板和印制板連接。本文主要分析HBM與芯片之間互連信號的電傳輸特性，屬于第一類。

Figure 1 HBM structures and its signal interconnection圖1 HBM結構及其信號互連示意圖

硅轉接板不同于常規(guī)的封裝基板和印制板，其硅基損耗特性明顯，微小尺寸的阻抗特性特殊，經(jīng)典的印制線阻抗近似理論不再適用。韓國科學院的Heegon Kim團隊基于早期HBM產(chǎn)品的信號互連作了大量的仿真分析[4 - 7]，國內專家學者也在持續(xù)關注轉接板上的多種信號傳輸特性[8，9]。但是，隨著HBM顆粒升級到HBM2E的3.2 Gbps，接口電平降至1.2 V，這對于微Bump細節(jié)距條件下的串擾、損耗控制是極大的考驗，有必要針對新的應用環(huán)境對互連傳輸通道的信號完整性進行深入研究。

2 結構分析

根據(jù)固態(tài)技術協(xié)會關于HBM的最新規(guī)范[10]，單HBM存儲顆粒與芯片互連信號共8組，約1 800個。每組代表一個信號傳輸通道，有獨立的數(shù)據(jù)組信號和地址組信號。8組信號用后綴a,b,c,d,e,f,g,h區(qū)分，a～d組信號管腳從上至下沿顆粒長邊一字排開，e～h組管腳與a～d組管腳并列。

無論是2顆粒HBM還是4顆粒HBM與芯片互連，沿顆粒長邊平行方向放置顆粒和芯片可以最大程度增加同信號層布線數(shù)量。如果信號盤引出空間允許，2個信號層即可實現(xiàn)8組信號互連，a～d組通道信號同層，e～f組信號布設在另一層。

每通道包括16字節(jié)數(shù)據(jù)信號和一組約20 Pin的地址信號。2字節(jié)共24 Pin數(shù)據(jù)信號為一個管腳陣列單元，通過上、下2排電/地信號與其它單元進行分隔。地址信號陣列與2字節(jié)數(shù)據(jù)信號陣列類似。

通道內部2字節(jié)信號管腳排布如圖2所示，24 Pin信號在圖中用字母D標識。最上一排管腳是地管腳，最下一排管腳是接口電源管腳。假設芯片位于右側，HBM顆粒位于左側，24個信號同時向右側引出，瓶頸位置在最右列的電、地管腳之間，粗略估算，每個信號可以利用的空間為55*3/24 μm，即6.875 μm。也就是說單根信號線寬度及信號間距之和小于6.8 μm時，2個信號層可以滿足布線的引出需求。

Figure 2 HBM signal ball-map and line distribution圖2 信號管腳及布線引出空間示意圖

根據(jù)上述分析，總共的1 800 Pin信號分2個信號層布設，單層信號個數(shù)為900，沿顆粒長邊方向布線寬度約為900*6.8 μm，即6.1 mm。互連線長度可以用存儲顆粒最內層信號管腳距封裝殼邊沿距離加上芯片外管腳距芯片封裝殼邊沿距離估算，約為4.6 mm+1.5 mm，即6.1 mm。單HBM存儲顆粒與芯片互連布線區(qū)域面積估計為6.1*6.1 mm2。

3 模型設計

2個信號層的互連通道仿真模型如圖3所示。圖3a中，從下至上依次是硅基板、二氧化硅層、信號層M1、二氧化硅層、電地層、二氧化硅層、信號層M3、二氧化硅層和氮化硅層。圖3b與3a疊層結構相同，不同的是，M1層和M3層的信號線之間加入了地屏蔽線。由此，用基本模型和GND屏蔽模型將二者進行區(qū)分。

Figure 3 Simulation model圖3 仿真模型

基本模型的參數(shù)類別及其意義如表1所示，屏蔽模型參數(shù)類別及意義如表2所示。電地層，即圖中的P/G層采用柵格結構，所以也具有線寬和間距2種參數(shù)。柵格結構便于硅基銅工藝制造，同時對于近硅層的線損耗起到抑制作用。2種模型中材料參數(shù)相同，如表3所示。

Table 1 Parameters of basic model

Table 2 Parameters of shielding model

Table 3 Material parameters of model

4 結果分析

4.1 特征阻抗

PCB印制線特征阻抗計算通常采用Johnson and Graham的近似理論公式[11]，商用軟件Polar9000與該理論計算結果誤差小于1 Ω。但是對于硅基板上的HBM信號線，傳輸線銅厚與線寬比值，以及傳輸線銅厚與介質厚度比值均大于PCB傳輸線的相應比值，與近似條件相違背。所以，無論近似公式的數(shù)值計算還是商用阻抗計算軟件，對HBM信號傳輸線阻抗分析都不適用。本文從基本的RLGC參數(shù)著手，先理論計算用RLGC描述的特征阻抗，然后對HBM傳輸線進行三維仿真，提取物理結構對應的參數(shù)，最后對HBM信號線阻抗特性進行分析。

Z=R+jωL=γZ0

Y=G+jωC=γ/Z0

G=G0+Gd·f

其中，Z0為信號線的特征阻抗，γ是傳播常數(shù)，Z和Y分別是信號線的阻抗和導納，R和G是隨頻率變化的電阻和電導，R0和G0是低頻條件下的電阻和電導，RS和Gd是由趨膚效應和介質損耗造成的高頻電阻和電導。L和C是電感和電容。Z0的計算方式如下所示：

通過對基本模型中單信號線進行三維電磁場仿真可以提取參數(shù)R0、Rs、G0、Gd、L、C，從而得到信號線的阻抗頻率曲線。HBM2/HBM2E信號目標速率在2 Gbps～4 Gbps，對應奈奎斯特頻率為1 GHz～2 GHz，這里稱為目標頻率。頻域曲線橫坐標統(tǒng)一采用對數(shù)坐標形式，便于觀察目標頻率結果及高頻趨勢。每幅圖中線條采用了不同形狀進行標識區(qū)分，為了清晰顯示，標識密度遠遠低于實際仿真頻點。

圖4a是固定線長5 mm和信號層M1，線寬從1 μm增加至4 μm時的阻抗頻率曲線，可以看出，隨著頻率的增加，不同線寬的阻抗都逐漸降低。5 GHz以下，阻抗下降趨勢明顯;;5 GHz以上，阻抗值下降緩慢，趨于平穩(wěn)。隨著線寬的增加，各頻點的阻抗值降低。目標頻率內，1 μm線寬阻抗范圍為95 Ω～72 Ω，2 μm線寬阻抗范圍為63 Ω～49 Ω，3 μm線寬阻抗范圍為46 Ω～36 Ω，4 μm線寬阻抗范圍為37 Ω～31 Ω。圖4b是固定線寬3 μm和信號層M1，線長從4 mm增加至7 mm時的阻抗頻率曲線。結果顯示，線長的改變對各頻點的阻抗影響極小。圖4c和圖4d是不同信號層在2 μm線寬和3 μm線寬時的阻抗對比?？梢钥闯?，無論線寬是否變化，各頻點M3層的信號線阻抗都比M1層的信號線高6 Ω～8 Ω。

Figure 4 Impedance curves under four conditions圖4 4種條件下的阻抗曲線

4.2 插入損耗

在基本模型基礎上仿真4種不同條件對應的插入損耗，分析HBM信號線的損耗特性及敏感參數(shù)。

圖5a是在基本模型參照表1參數(shù)條件下，M1層和M3層多條信號線的插損曲線。其中，嵌入的小圖為M1層信號線插損曲線，大圖為M3層信號線插損曲線。L1至L5代表各層中多條參數(shù)相同的信號線?？梢钥闯?，每個信號層的不同信號線差損曲線比較一致，2個信號層的差損曲線差異很小。200 MHz以下，插入損耗值穩(wěn)定在-2.8 dB，可以把該值稱為與結構對應的固有損耗；200 MHz～1 GHz，插入損耗緩慢增加；1 GHz以后隨頻率增幅明顯。目標頻率內，插入損耗值為-3.5 dB～-4.8 dB。

Figure 5 Curves of insertion loss under four conditions圖5 4種條件下插入損耗曲線

圖5b是在基本模型基礎上，固定線寬為3 μm，間距為3 μm，信號層M1，線長從4 mm增加至8 mm時的插入損耗曲線。每一種線長的插損曲線具有相同的低頻區(qū)平穩(wěn)，高頻區(qū)急劇下降的趨勢。隨著線長的增加，每個頻點對應的損耗相應增加，從4 mm至8 mm，固有損耗增幅為1.6 dB。頻率越高，增幅越大。

圖5c是在基本模型基礎上，固定線長為6 mm，間距為3 μm，信號層M1，線寬從1 μm增加至4 μm時的插入損耗曲線。線寬越大，固有損耗越小。1 μm與4 μm線寬的固有損耗相差4 dB。頻率大于500 MHz時，插入損耗與線寬不再是單調遞減關系：線寬從1 μm增加至3 μm時，各頻點的插入損耗都逐漸變小，差值與固有損耗差值相當；線寬從3 μm增加至4 μm時，插入損耗曲線存在相交點。相交頻點以前，細線寬損耗大。

圖5d是在基本模型基礎上，固定線長為6 mm，線寬為3 μm，信號層M1，間距從1 μm增加至4 μm時的插入損耗曲線。間距的改變對固有損耗沒影響。高頻區(qū)域，插入損耗隨間距變化沒有固定規(guī)律，雖然存在差異，但幅度明顯小于線長和線寬改變引起的損耗變化。

4.3 總串擾

本節(jié)進一步仿真分析信號線之間的相互影響以及消除干擾的辦法。

首先，選定M1層最中間的信號線為目標線，M1層其它信號線及M3層所有信號線為干擾線。借鑒文獻[12]中的總串擾計算方法，用總串擾值評估不同結構參數(shù)的串擾情況?？偞當_PSXT的計算如下所示：

PSXT(f)=-10 log(10-PSNEXT(f)/10+10-PSFEXT(f)/10)

選擇目標傳輸線一側端口為目標端口，用i標識。近端串擾NEXT(f)為：干擾線在與i端口同側的所有端口的Sni(f)參數(shù)，n代表近端打擾端口。遠端串擾FEXT(f)為：干擾線與i端口異側的所有端口的Smi(f)參數(shù)，m代表遠端打擾端口。

計算結果如圖6所示，圖6a是在基本模型基礎上，固定線長為6 mm，線寬為3 μm，信號層M1，間距從1 μm增加至4 μm時的總串擾頻變曲線。圖6b是在基本模型基礎上，固定線長為6 mm，間距為3 μm，信號層M1，線寬從1 μm增加至4 μm時的總串擾頻變曲線。圖6c是在基本模型基礎上，固定線寬為3 μm，間距為3 μm，信號層M1，線長從4 mm增加至7 mm時的總串擾頻變曲線。

Figure 6 PSXT curves under four conditions圖6 4種條件下總串擾曲線

圖6a～圖6c中所有結構的總串擾最大值均在3 GHz頻點附近，全頻段內，總串擾與信號間距呈反比關系，間距越大，耦合作用越小，總串擾值越小，間距增加1 μm，總串擾值減小約1 dB。線寬從2 μm增加至4 μm對總串擾曲線幾乎沒影響，線寬為1 μm時，總串擾有2 dB～3 dB左右改善。目標頻段以下，線長與串擾成正比關系，這時的耦合距離與耦合作用正相關，從4 mm至5 mm，總串擾增幅為1 dB，從5 mm至7 mm，每mm串擾增幅為0.5 dB?？梢钥闯觯黾娱g距是全頻段內改善串擾的有效途徑，其它結構參數(shù)也對串擾值有一定影響，但需要明確工作頻點進行篩選。并且，根據(jù)第2節(jié)對線寬和間距極值的評估，這些改善幅度十分有限。

在信號線中加入地屏蔽線，搭建地屏蔽結構仿真模型，設置如表2中滿足極值6.8 μm的結構參數(shù)，總串擾頻率曲線如圖6d中方形標注線所示。可以看出，加入地屏蔽線后，總串擾值大幅降低，在目標頻段內降低8 dB～12 dB。

4.4 時域眼圖

頻域分析可以快速反映HBM信號通道結構參數(shù)對阻抗、損耗和串擾特性的規(guī)律性影響，便于參數(shù)優(yōu)化設計。但是，JEDEC規(guī)范中對于HBM收發(fā)信號是基于時域進行要求的，需要再從時域角度進行驗證。

搭建如圖7所示的時域仿真拓撲，用1.2 V、3.2 Gbps脈沖信號作為發(fā)射源，傳輸線采用對應模型在頻域仿真中提取的S參數(shù)，接收負載根據(jù)規(guī)范要求設置為0.4 pf，在傳輸線末端查看接收眼圖。Victim通道為M1層最中間通道，others代表除目標通道外的其它所有通道。為最大程度反映通道間的相互作用，目標通道與其它通道采用不同信號源碼型。

Figure 7 Topology of time-domain simulation圖7 時域仿真拓撲

圖8a是在基本模型基礎上改變線寬為1 μm的信號通道對應的接收眼圖，圖8b是在基本模型基礎上改變線長為8 mm的接收眼圖，圖8c是基本模型信號通道接收眼圖，圖8d是屏蔽模型信號通道接收眼圖。可以看出，8 mm長度通道眼圖已經(jīng)閉合，基本模型3 μm線寬通道的眼高略高于1 μm線寬通道，但是3 μm線寬通道受串擾影響抖動極大。地線屏蔽模型既具有3 μm線寬的低損優(yōu)勢，又有效解決了信號間的干擾，所以眼高和抖動參數(shù)明顯優(yōu)于3 μm線寬的，在滿足規(guī)范中的200 ps最小脈寬和600±240 mV電平要求上，裕量充足。

Figure 8 Eye_Probel.Density of different signal channel structures圖8 不同信號通道結構對應的時域眼圖

5 結束語

本文從HBM顆粒管腳陣列結構出發(fā)，分析信號分布及單信號線布線空間極限值。通過建立2層信號線傳輸模型，提煉頻域阻抗分析方法和總串擾計算方法，從頻域角度分析信號層數(shù)、線寬、間距和線長對電性能傳輸參數(shù)的影響。進一步結合規(guī)范要求，從時域進行部分模型分析驗證，結果顯示：

(1)阻抗是頻變的，5 GHz以上趨于平穩(wěn)。線寬越大，阻抗越小。目標頻率范圍內3 μm線寬更接近于50 Ω。線長對阻抗影響微小，遠硅層阻抗比近硅層阻抗大6 Ω～8 Ω。

(2)線寬和線長是插入損耗敏感參數(shù)，其中，針對低頻區(qū)的固有損耗，線寬影響占主導，針對高頻區(qū)線損耗，線長影響較大。間距和布線層對損耗影響較小。

(3)增加間距是全頻段內改善串擾的有效途徑，但由于布線空間限制，改善幅度十分有限。在信號線中加入地屏蔽線，總串擾值大幅降低，在目標頻段內降低8 dB～12 dB。

(4)地線屏蔽模型既具有3 μm線寬的低損優(yōu)勢，又有效抑制了信號間干擾，眼圖參數(shù)質量高，是HBM信號傳輸結構設計中的優(yōu)選。