傅海鵬，鄭玉學(xué)，陸?敏

寬帶高效率二倍頻器的設(shè)計(jì)

傅海鵬1，鄭玉學(xué)1，陸?敏2,3

(1.天津大學(xué)微電子學(xué)院，天津 300072；2. 中興通訊股份有限公司，深圳 518057；3.移動網(wǎng)絡(luò)和移動多媒體技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，深圳 518057)

針對共源二倍頻器匹配電路版圖面積較大和傳統(tǒng)共基二倍頻器變頻增益低的問題，本文提出一種二次諧波短路的共基二倍頻器電路．共基結(jié)構(gòu)和共源結(jié)構(gòu)相比輸出電容較小使得匹配電路尺寸較小，同時在輸入端引入二次諧波短路電路，有效提升了共基二倍頻器的變頻增益．該二倍頻器由Push-push二倍頻器電路和驅(qū)動放大器構(gòu)成，其中前者用來產(chǎn)生二倍頻信號，后者用來對二倍頻信號進(jìn)行放大輸出以便驅(qū)動二倍頻器的后一級電路．基于對晶體管偏置與二次諧波輸出功率關(guān)系的研究，將晶體管偏置在AB類提升了輸出功率和變頻增益．輸入端共模點(diǎn)接地減小了輸入匹配的相位誤差，提升了基波抑制和三次諧波抑制．驅(qū)動放大器采用共發(fā)射極放大器結(jié)構(gòu)，輸出匹配部分采用并聯(lián)電阻變壓器結(jié)構(gòu)用于提升匹配帶寬. 測試結(jié)果表明，在輸入功率為2dBm的條件下，3dB 帶寬絕對頻率范圍是13.8～23.2GHz(相對帶寬50.8%)，基波抑制帶內(nèi)優(yōu)于32dB，功率附加效率達(dá)到19%(輸出功率5.2dBm，直流功耗16mW)．二倍頻器芯片(核心區(qū)域，不含測試焊盤)面積僅為 0.245mm2.

二倍頻器；Push-push；寬帶；高效率

近年來隨著Ku/K波段測距雷達(dá)的應(yīng)用越來越廣泛，雷達(dá)系統(tǒng)對頻率源的性能要求越來越高[1-3].信號源是雷達(dá)系統(tǒng)收發(fā)機(jī)中的關(guān)鍵部分，隨著工作頻率逐漸升高到Ku/K波段，無源器件品質(zhì)因數(shù)下降和有源器件寄生電容所占比例加大，使得寬頻段和相位噪聲性能優(yōu)異的頻率源的獲得變得困難[4-5]．倍頻器可以將主頻頻率降低，這樣就可以在低頻設(shè)計(jì)寬頻帶和低相位噪聲的頻率源很大程度上提升Ku/K波段頻率源的性能，同時降低設(shè)計(jì)難度．但是額外增加的倍頻器電路造成了系統(tǒng)整體功耗增加和版圖面積，低功耗和低成本的要求使得布局緊湊、寬帶、高效率倍頻器得到廣泛研究[6-11]．

倍頻器電路分為有源倍頻器和無源倍頻器兩大類，因?yàn)闊o源倍頻器損耗大，諧波抑制差，在Ku/K波段幾乎不采用．有源倍頻器電路主要分為4類[12]：①基于混頻結(jié)構(gòu)的倍頻器輸出功率較低，同時基波抑制較差，額外引入混頻器，版圖面積較大，且多用于產(chǎn)生奇數(shù)次諧波[13]；②基于單管非線性放大器的倍頻器需要高功率的輸入信號，諧波抑制較差[14]；③注入鎖定倍頻器可以實(shí)現(xiàn)比較寬的頻率帶寬，但是輸出功率較低[15]；④基于Push-push結(jié)構(gòu)的倍頻器帶寬較寬，同時輸出功率較高[16-17]．Tsai等[16]為了提升基波抑制和拓展帶寬，在輸入匹配部分引入補(bǔ)償線優(yōu)化馬相巴倫的對稱性．倍頻器電路采用共源Push-push結(jié)構(gòu)，但是共源結(jié)構(gòu)的米勒電容較大，為了在輸入端實(shí)現(xiàn)寬帶匹配，需要在馬相巴倫之后串聯(lián)電感用于吸收共源放大器的輸入電容，引入了額外的版圖面積．Ye等[17]輸入匹配部分采用中心補(bǔ)償電容改善輸入巴倫的對稱性來提升帶寬，同樣的因?yàn)椴捎霉苍捶糯笃鹘Y(jié)構(gòu)，需要額外的串聯(lián)電感來吸收輸入電容，版圖面積較大，為0.276mm2．Wan等[9]采用雙平衡Push-push倍頻器結(jié)構(gòu)改善基波抑制，實(shí)現(xiàn)帶內(nèi)基波抑制高達(dá)44dBc．但是輸入端需要混合正交耦合器來生成4路正交信號，在不采用驅(qū)動放大器的基礎(chǔ)上，版圖面積也為0.400mm2，十分不利于集成．為了解決共源Push-push二倍頻器因輸入電容過大導(dǎo)致匹配電路版圖面積較大的問題，Mazor等[18-19]提出了共基Push-push二倍頻器電路，共基電路輸入電容較小，僅采用單個變壓器就實(shí)現(xiàn)了良好的寬帶輸入匹配．但是輸入端二次諧波處的阻抗使得共基結(jié)構(gòu)的最大可用增益(maximum available gain，MAG)減小，進(jìn)而導(dǎo)致二倍頻器的變頻增益較低，僅為-1.5dB．

針對共源結(jié)構(gòu)版圖面積較大和共基結(jié)構(gòu)變頻增益低的問題，本文對共基極放大器進(jìn)行改進(jìn)，提出一種二次諧波短路的共基極放大器，該結(jié)構(gòu)相比共源結(jié)構(gòu)來說輸入電容較小，匹配電路僅需一個變壓器即可完成，版圖面積得到有效減?。瑫r二次諧波短路提升了共基結(jié)構(gòu)的MAG，從而使得二倍頻器的變頻增益增加，輸出功率升高．并基于該放大器結(jié)構(gòu)，采用130nm SiGe BiCMOS工藝，設(shè)計(jì)出一款新型堆疊共基Push-push二倍頻器電路．該電路采用共基極放大器作為二倍頻器輸入級，相比共發(fā)射極放大器來說，共基極放大器在保證帶寬的同時易于匹配，可以有效減小版圖面積．另外輸入匹配巴倫中心接地有效減小相位誤差，保證差分信號的對稱性，提升基波抑制．采用源極負(fù)反饋的發(fā)射極放大器作為輸出級，在提高輸出功率的同時進(jìn)一步提升基波抑制．

1?二次諧波短路共基極放大器電路設(shè)計(jì)

傳統(tǒng)共基極放大器如圖1(a)所示，輸入匹配采用變壓器匹配網(wǎng)絡(luò)．該網(wǎng)絡(luò)由兩個耦合的諧振腔構(gòu)成，是電感1和2之間的耦合系數(shù)．電容1和初級線圈電感1并聯(lián)形成諧振腔1，電容2和初級線圈電感2并聯(lián)形成諧振腔2．電感3和4構(gòu)成輸出匹配網(wǎng)絡(luò)，用于最大功率傳輸．二次諧波短路共基極放大器如圖1(b)所示，相比圖1(a)，在輸入匹配部分，增加一個電感4，4和2串聯(lián)形成二次諧波短路電路，諧振在二次諧波處．

圖1?共基極放大器

傳統(tǒng)共基極放大器的發(fā)射極等效輸入阻抗ec為

二次諧波短路共基極放大器的輸入阻抗es()為

比較式(2)和式(4)可以發(fā)現(xiàn)，二次諧波短路共基極放大器發(fā)射極輸入阻抗在二次諧波處的阻抗為零．

圖2?共基極放大器小信號等效模型

共基極放大器的輸入電流和輸出電流基本上相等，可以認(rèn)為電流增益約為1．輸入電阻i為

相應(yīng)的電壓增益V表示為

這個電壓增益是共基極放大器的電壓增益，但是因?yàn)殡妷涸摧斎胱杩沟脑?，輸入的信號并沒有全部被放大．考慮輸入信號源電阻的電壓增益稱為源電壓增益VS，其表達(dá)式為

可以看到源電壓增益因?yàn)檩斎胄盘柕脑措娮鑣而減小，尤其當(dāng)s較大時，源電壓增益會出現(xiàn)顯著減?。畬τ趦杉壎询B共基極倍頻器來說，第一級電路的輸出電阻是第2級放大器的輸入源電阻．共基極放大器的輸出阻抗o表示為

假設(shè)源電阻s＝0，此時o＝ce，這個是晶體管的本征輸出電阻．晶體管的電流放大系數(shù)較大，這樣源電阻s會使輸出阻抗o相比本征電阻ce增加了ces/(s＋be)，使第2級放大器電壓源增益進(jìn)一步下降．改進(jìn)型Push-push堆疊共基極放大器輸入端電感4和電容2形成二次諧波短路，這樣減小了第1級放大器的輸出阻抗，提升了堆疊共基極放大器的增益．改進(jìn)型共基極放大器和傳統(tǒng)共基極放大器的最大可用增益(MAG)如圖3所示．可以看出二次諧波短路電路的引入提升了共基極放大器在Ku/K波段的MAG．

圖3?共基極放大器的最大可用增益

2?Push-push堆疊共基極二倍頻器電路

2.1?二倍頻器電路拓?fù)?/h3>

考慮到雷達(dá)系統(tǒng)對雜散的高要求，二倍頻核心電路采用堆疊形式Push-push二倍頻器電路．堆疊結(jié)構(gòu)的輸入輸出之間的隔離電容相當(dāng)于單級Push-push結(jié)構(gòu)電容串聯(lián)，因此堆疊結(jié)構(gòu)的電容大約為單級Push-push隔離電容的一半，這樣輸入端泄漏到輸出端的基波功率減小，有效提升了基波泄漏的抑制效果.

采用二次諧波短路結(jié)構(gòu)的Push-push堆疊共基極二倍頻器電路如圖4所示．兩級均采用共基極放大器結(jié)構(gòu)，共基極放大器相較于共發(fā)射極和共集電極放大器，因?yàn)槠涿桌针娙葺^小，特征頻率較高，具有很好的寬帶特性．同時因?yàn)檩斎腚娙葺^小，也更加容易匹配．第2級共基極放大器Q2對二倍頻器進(jìn)行放大同時提升基波和諧波抑制性能．輸入端共模點(diǎn)引入電感4和電容2構(gòu)成二次諧波短路，該結(jié)構(gòu)可以有效減小第1級共基極放大器的輸出阻抗，提升第2級共基極放大器的增益，提高二倍頻器的變頻增益和PAE．輸入匹配采用變壓器巴倫將單端輸入信號，轉(zhuǎn)換為差分信號，作為Push-push電路的輸入信號．相比于傳輸線結(jié)構(gòu)的馬相巴倫來說，具有更緊湊的版圖布局，可以很大程度上節(jié)省芯片面積，降低成本．和有源巴倫相比，可以實(shí)現(xiàn)寬帶匹配同時沒有引入額外功耗降低整體倍頻器鏈路的PAE．因?yàn)樵诘皖l部分無源器件的值很高，為了實(shí)現(xiàn)很好的寬帶匹配，在這里并聯(lián)一個電阻1，降低諧振腔的品質(zhì)因數(shù)實(shí)現(xiàn)寬帶范圍的良好匹配．3、2、5作為輸出匹配電路的構(gòu)成部分，提供高輸出阻抗用來獲得高的輸出功率．二次諧波短路和無二次諧波短路Push-push二倍頻器輸出功率如圖5所示，可以看出二次諧波短路電路有效提升了輸出功率．

圖4?Push-push堆疊共基極二倍頻器電路

圖5?二次諧波信號的輸出功率

2.2?二倍頻偏置對效率和基波抑制的影響

因?yàn)槎额l器電路是非線性電路，為了獲得高效率的二倍頻器，首先對晶體管的各次諧波輸出功率和偏置狀態(tài)的關(guān)系進(jìn)行分析，集電極電流各次諧波電流的值是導(dǎo)通角的函數(shù)，導(dǎo)通角是輸入信號功率幅值和晶體管偏置共同決定的．集電極電流經(jīng)過傅里葉變換可以看成是各次正弦波分量疊加得到的，表達(dá)式為

式中：Imax為集電極峰值電流；t0為脈沖電流的時間；T為整個的電流周期；Pn為第n次諧波功率．各次諧波和峰值電流比值與電流占空比的函數(shù)關(guān)系如圖6所示．從圖6可以看出，為了得到倍頻器效率的最大值，此時二次諧波電流和直流電流比值達(dá)到最大，二倍頻器的效率最高，占空比t0/T＝0.35，這里占空比主要和基極偏置有關(guān)，基極偏置越高，占空比越大．

從圖7中可以看出，隨著晶體管基極偏置的增加，二次諧波的比例逐漸升高，在達(dá)到一定峰值以后，隨著基極偏置繼續(xù)升高，二次諧波分量逐漸減?。瑫r為了得到比較好的四次諧波抑制，可以將偏置點(diǎn)稍微前推，此時四次諧波電流分量幾乎沒有．因?yàn)殡娐吠負(fù)涫荘ush-push結(jié)構(gòu)，當(dāng)輸入信號相位接近180°時，奇數(shù)次諧波得到很好的抑制，但是偶數(shù)次諧波輸出功率較高，需要通過設(shè)計(jì)進(jìn)行額外的抑制．

為了更好地分析基極偏置的影響，下面掃描電路二倍頻輸出信號和晶體管1的基極偏置的關(guān)系．從圖7可以看出，當(dāng)基極偏置b1＝0.75～0.80V，隨著偏置的升高，二次諧波升高而四次諧波降低，大致對應(yīng)圖6中橫坐標(biāo)軸的0.23～0.35區(qū)間．基本上在基極偏置處于0.80V，二次諧波輸出功率已經(jīng)達(dá)到最大值，但是基極偏置稍微升高達(dá)到0.82V，二次諧波功率幾乎不變，但是四次諧波很快降低，諧波抑制得到有效提升．基極偏置繼續(xù)增加到0.85V，二次諧波下降很快．基本符合上述中對二倍頻器效率和諧波抑制與基電極偏置關(guān)系的理論分析．

2.3?輸入匹配對效率和基波抑制的影響

Push-push二倍頻器的工作原理是在共模點(diǎn)處奇數(shù)次諧波幅值相同但相位相反，兩路信號相互抵消；偶數(shù)次諧波幅值和相位都相同，兩路信號相互增強(qiáng)，實(shí)現(xiàn)二倍頻信號的輸出．從工作原理分析，最理想的輸入匹配是兩路信號的相位差恰好是180°．當(dāng)輸入匹配出現(xiàn)明顯的相位不平衡時，基波和奇數(shù)次諧波抑制會很快惡化．二倍頻器的輸入匹配電路如圖8所示．下面從公式的角度說明相位不平衡帶來的影響，基波信號輸出是兩路信號的疊加，其公式為

式中：1為兩路信號的幅值；1和2為兩路差分信號的相位．當(dāng)相位差剛好是180°時，此時基波信號為零．相位差偏離180°較大時，基波功率顯著上升，抑制較差．三次諧波抑制和基波抑制類似．采用共基極作為輸入電路，巴倫的中心接地可以很好實(shí)現(xiàn)差分功能．為了實(shí)現(xiàn)低的插入損耗，基波輸入功率盡可能的注入到電路中，本文采用強(qiáng)耦合的變壓器結(jié)構(gòu)．

圖8?輸入匹配電路

2.4?驅(qū)動放大器電路設(shè)計(jì)

為了提升二倍頻器的輸出功率以便驅(qū)動下一級電路，需要在二倍頻器的后面接一個驅(qū)動放大器．驅(qū)動放大器除了實(shí)現(xiàn)高的輸出功率，同時可以提高基波抑制和諧波抑制性能．考慮到整體電路的PAE和功耗，最終采用發(fā)射極負(fù)反饋的共發(fā)射極放大器，結(jié)構(gòu)如圖10所示．發(fā)射極電感e提供作為源退化電感，保證放大器在工作時處于絕對穩(wěn)定狀態(tài)，同時在輸入和輸出之間提供了一個負(fù)反饋通路，用來提升線性度[20]．輸出匹配采用變壓器結(jié)構(gòu)匹配，減小版圖面積同時可以很好地實(shí)現(xiàn)寬帶匹配．同時對晶體管進(jìn)行l(wèi)oad-pull實(shí)現(xiàn)高功率附加效率(PAE)．

圖9?輸入匹配電路仿真結(jié)果

圖10?驅(qū)動放大器電路

驅(qū)動放大器的輸出反射系數(shù)S22、PAE、輸出功率如圖11所示，14～26GHz內(nèi)S22均小于-10dB，在輸出功率為7.2dBm時，PAE達(dá)到最大值34%，帶內(nèi)PAE均大于20%．

圖11?驅(qū)動放大器電路仿真結(jié)果

3?測試結(jié)果和分析

本文設(shè)計(jì)倍頻器芯片顯微鏡照片如圖12所示，因?yàn)椴捎玫氖枪不鶚OPush-push結(jié)構(gòu)，所以輸入端僅需要變壓器-巴倫匹配，不要額外電感．同時驅(qū)動放大器輸出匹配也采用變壓器-巴倫匹配，版圖面積較小(僅為0.245mm2)．雖然本設(shè)計(jì)相比傳統(tǒng)共基Push-push二倍頻引入了一個額外的電感4用來實(shí)現(xiàn)輸入端二次諧波短路，但是4的電感值僅為70pH，從圖12可以看出二次諧波短路電感4面積很小，沒有引入額外的版圖損耗．

測試設(shè)備連接如圖13(a)所示，輸入信號源由Keysight公司E8275D PSG頻率源提供，輸出信號由R&S公司FSUP50頻譜儀測量．因?yàn)檩斎胄盘栠B接到待測芯片輸入端和射頻輸出信號連接到測試設(shè)備上都需要很長的同軸線，產(chǎn)生了功率損耗，同軸線的損耗如圖13(b)所示．在輸入頻率為8GHz，輸入功率1dBm下的輸出譜線如圖14所示．此時輸出功率為-0.4dBm，計(jì)及同軸線損耗5.6dB，實(shí)際輸出功率為5.2dBm，此時直流功耗16mW，效率達(dá)到最大值19%．圖15給出倍頻器的變頻增益CG、輸出功率out和PAE的測試結(jié)果，從圖15(b)中可以觀察得出3dB 帶寬絕對頻率范圍是13.8～23.2GHz(相對帶寬50.8%．基波抑制在帶內(nèi)均高于32dB，帶內(nèi)PAE為12%～19%．表1為本文中倍頻器的指標(biāo)與已發(fā)表的同類倍頻器的性能比較，可以看到本設(shè)計(jì)在效率上均優(yōu)于同頻段設(shè)計(jì)，即使是帶內(nèi)的最小值12%仍然高于同頻段其他設(shè)計(jì)，同時在版圖面積均小于除文獻(xiàn)[8]以外的設(shè)計(jì)．文獻(xiàn)[8]面積比本設(shè)計(jì)略小的原因?yàn)槲墨I(xiàn)[8]中二倍頻器電路為單級Push-push電路，其變頻增益僅為-1dB．綜合來看，本設(shè)計(jì)在版圖面積和效率上優(yōu)于同類設(shè)計(jì)．

圖12?倍頻器芯片顯微鏡照片

圖13?測試設(shè)備和射頻同軸線損耗

圖14?倍頻器測試譜線(16GHz)

圖15?倍頻器測試結(jié)果

表1?二倍頻器性能對比

Tab.1?Comparison of frequency doubler performance

注：1代表CMOS工藝；2代表SiGe BiCMOS工藝．

4?結(jié)?語

本文提出了一種二次諧波短路共基極放大器，并基于 130nm SiGe BiCMOS 工藝設(shè)計(jì)出一款包括二倍頻器核心電路、驅(qū)動放大器在內(nèi)的寬帶高效率二倍頻器，芯片測試結(jié)果表明，在輸入功率為2dBm的條件，3dB 帶寬絕對頻率范圍是13.8～23.2GHz(相對帶寬50.8%)，基波抑制帶內(nèi)優(yōu)于32dB，最高效率達(dá)到19%．二倍頻器芯片(核心區(qū)域，不含測試焊盤)面積為0.245mm2. 綜合來看，效率和版圖面積上均優(yōu)于同類設(shè)計(jì)，適用于K/Ku波段的雷達(dá)通訊系統(tǒng)中．

［1］ Jung S H，Kim S G，Choi W S，et al. High dynamic range Ku band CMOS transceiver IC for FMCW radar application[C]// IEEE MTT-S International Microwave Symposium. Honolulu，USA，2017：1415-1417.

［2］ Wang Y，Lou L，Chen B，et al. A 260mW Ku-band FMCW transceiver for synthetic aperture radar sensor with 1.8GHz bandwidth in 65nm CMOS technology[J]. IEEE Transactions on Microwave Theory and Techniques，2017，65(11)：210-218.

［3］ Kim Y，Tang A，Chang M F，et al. A Ku-band CMOS FMCW radar transceiver with ring oscillator-based waveform generation for snowpack remote sensing[C]//IEEE MTT-S International Microwave Symposium. Honolulu，USA，2017：64-66.

［4］ Andreani P，Andreani P，Padovan F，et al. A 19.5GHz 28nm class-C CMOS VCO，with a reasonably rigorous result on 1/noise up-conversion caused by short-channel effects[J]. IEEE Journal of Solid-State Circuits，2020，55(7)：1842-1853.

［5］ Katebi M，Nasri A，Toofan S. Low-power VCO for K-band applications[C]//IEEE Iranian Conference on Electrical Engineering Iranian Conference. Mashhad，Iran，2018：144-149.

［6］ Vehring S，Boeck G. Novel Push-push frequency doubler concept[C]//IEEE European Microwave Integrated Circuits Conference. Madrid，Spain，2018：210-213.

［7］ Vehring S，Boeck G. Truly balanced K-band Push-push frequency doubler[C]// IEEE Radio Frequency Integrated Circuits Symposium. Philadelphia，USA，2018：348-351.

［8］ Chakraborty S，Milner L E. A K-band frequency doubler with 35dB fundamental rejection based on novel transformer balun in 0.13μm SiGe technology[J]. IEEE Electron Device Letters，2016，37(11)：1375-1378.

［9］ Wan J，Chen Z，An Q，et al. A truly balanced Q-band CMOS frequency doubler based on hybrid quadrature coupler[J]. IEEE Microwave and Wireless Components Letters，2017，27(2)：165-167.

［10］ Shin D，Kim H S，Liu C，et al. A 23.9 to 29.4GHz digital LC-PLL with a coupled frequency doubler for wireline applications in 10nm FinFET[C]//IEEE International Solid-State Circuits Conference. San Francisco，USA，2021：188-210.

［11］ Lee W，Alberto V G. W-band SiGe frequency doubler with optimum harmonic termination for 14% efficiency[J]. IEEE Microwave and Wireless Components Letters，2021，31(3)：272-275.

［12］ Monaco E，Pozzoni M，Svelt F，et al. Injection locked CMOS frequency doublers for U-wave and mm-wave applications[J]. IEEE Journal of Solid-State Circuits，2010，45(8)：1565-1574.

［13］ Chen Z，Wu Y，Yu Y，et al. A K-band frequency tripler using transformer-based self-mixing topology with peaking inductor[J]. IEEE Transactions on Microwave Theory and Techniques，2020，68(5)：1688-1696.

［14］ Jung D Y，Park C S. A low-power high suppression V-band frequency doubler in 0.13μm CMOS[J]. IEEE Microwave and Wireless Components Letters，2008，18(8)：551-553.

［15］ Jia H，Kuang L，Wang Z，et. al. A W-band injection locked frequency doubler based on top-injected coupled resonator[J]. IEEE Transactions on Microwave Theory and Techniques，2016，64(1)：210-218.

［16］ Tsai P，Lin Y，Wang H，et al. Broadband balanced frequency doublers with fundamental rejection enhancement using a novel compensated marchand balun[J]. IEEE Transactions on Microwave Theory and Techniques，2013，61(5)：1913-1923.

［17］ Ye Y，Yu B，Tang A，et al. A high efficiency E-band CMOS frequency doubler with a compensated transformer-based balun for matching enhancement[J]. IEEE Microwave and Wireless Components Letters，2016，26(1)：40-42.

［18］ Mazor N，Katz O，Sheinman B，et al. A SiGe Ku-band frequency doubler with 50% bandwidth and high har-monic suppression[C]//IEEE MTT-S International Microwave Symposium. Tampa，USA，2014：1-4.

［19］ Mazor N，Katz O，Sheinman B，et al. A SiGe V-band frequency multiplier with high spectral purity[C]//IEEE European Microwave Integrated Circuits Conference. Paris，F(xiàn)rance，2015：77-80.

［20］ Zhang H，Sánchez-Sinencio E. Linearization tecniques for CMOS low noise amplifiers：A tutorial[J]. IEEE Transactions on Circuits and Systems I：Regular Papers，2011，58(1)：22-36.

Design of the Wideband and High-Efficiency Frequency Doubler

Fu Haipeng1，Zheng Yuxue1，Lu Min2,3

(1. School of Microelectronics，Tianjin University，Tianjin 300072，China；2. ZTE Corporation，Shenzhen 518057，China；3. State Key Laboratory of Mobile Network and Mobile Network and Mobile Multimedia Technology，Shenzhen 518057，China)

To overcome the problems of the larger layout area of the common source and the low conversion gain of the traditional common-base doubler，this paper proposes a common base doubler circuit with a second harmonic short-circuit. Compared with the common source structure，the output capacitance of the common-base structure is smaller，thus the matching circuit is smaller. Moreover，the second harmonic short circuit is introduced at the input end，which effectively improves the frequency conversion gain of the common-base doubler. The frequency doubler is composed of a Push-push double frequency doubler circuit and a driving amplifier. The former is used to generate a second harmonic signal，and the latter is used to amplify the second harmonic signal to drive the second-stage circuit of the frequency doubler. The influence of the transistor bias on the output power of the second harmonic was evaluated，and the transistor bias was placed in Class AB to improve the output power and conversion gain. The input common mode point grounding reduces the phase error of the input matching，and improves the fundamental wave suppression and third harmonic suppression. The driver amplifier(DA)adopts a common emitter amplifier structure，and the output-matching part of the DA adopts a parallel resistance transformer structure to increase the matching bandwidth. The test results showed that the 3dB bandwidth absolute frequency ranged from 13.8 to 23.2GHz(50.8% relative bandwidth)，and a fundamental rejection of better than 32dB at an input power of 2dBm and a power-added efficiency(PAE) of 19%(output power of 5.2dBm and power consumption of 16mW)was also achieved. The chip size was(core area without test pad)0.245mm2.

frequency doubler；Push-push；wideband；high efficiency

10.11784/tdxbz202103034

TK432

A

0493-2137(2022)05-0504-08

2021-03-17；

2021-09-17.

傅海鵬（1985—??），男，博士，副教授.

傅海鵬，hpfu@tju.edu.cn.

國家自然科學(xué)基金資助項(xiàng)目(62074110)；國家重點(diǎn)研發(fā)計(jì)劃基金資助項(xiàng)目(2018YFB2202500).

Supported by the National Natural Science Foundation of China(No. 62074110)，the National Key Research and Development Program of China(No. 2018YFB2202500).

(責(zé)任編輯：孫立華)