張 博，文進(jìn)才

(杭州電子科技大學(xué)射頻電路與系統(tǒng)教育部重點實驗室，浙江 杭州 310018)

0 引 言

近年來，在高速率通信需求的推動下，射頻接收機(jī)的性能有了較大的進(jìn)步[1-2]。低噪聲放大器作為射頻接收機(jī)的關(guān)鍵模塊，其作用是將天線接收的小信號進(jìn)行放大并送入混頻器，其中寬帶低噪聲放大器作為低噪聲放大器的一個重要分支，受到了人們的關(guān)注[3]。由于寬帶低噪聲放大器的帶寬和噪聲系數(shù)對接收機(jī)的影響較大，因此，提升放大器的帶寬以及降低噪聲系數(shù)一直是研究的熱點與難點[4-5]。文獻(xiàn)[6]基于90 nm工藝提出了一款由三級共源共柵結(jié)構(gòu)組成的低噪聲放大器，其帶寬為32.0～43.5 GHz，最大增益為20.3 dB,最小噪聲系數(shù)為4.6 dB。文獻(xiàn)[7]同樣基于90 nm工藝設(shè)計了一款由三級共源共柵結(jié)構(gòu)組成的低噪聲放大器，其帶寬為30～50 GHz，最大增益為23 dB，最小噪聲系數(shù)為4.67 dB。文獻(xiàn)[8]基于45 nm工藝設(shè)計了一款帶寬為26～33 GHz的低噪聲放大器，該款低噪聲放大器采用一級cascode+兩級差分共源級聯(lián)的結(jié)構(gòu)，其最大增益為19.9 dB，最小噪聲系數(shù)為3.4 dB。文獻(xiàn)[9]基于65 nm工藝設(shè)計了一款由三級共源共柵結(jié)構(gòu)組成的低噪聲放大器，其帶寬為32～39 GHz，最大增益為26.2 dB，最小噪聲系數(shù)為3.4 dB。文獻(xiàn)[10]基于90 nm工藝設(shè)計了一款帶寬為29～44 GHz的低噪聲放大器，該款低噪聲放大器采用一級cascode+一級差分共源級聯(lián)的結(jié)構(gòu)，其最大增益為13.8 dB，噪聲系數(shù)為3.8 dB。以上設(shè)計中，文獻(xiàn)[7]帶寬性能優(yōu)異，級間匹配做得出色，但是沒有使用減小噪聲的手段，導(dǎo)致噪聲系數(shù)偏高；文獻(xiàn)[9]放大器增益較高，其后級電路對電路噪聲系數(shù)影響較小，最終噪聲性能表現(xiàn)出色，由于三級放大器的中心頻率接近，雖然得到了高增益和低噪聲，但是帶寬表現(xiàn)不太理想。本文采用65 nm CMOS工藝，設(shè)計了一款實現(xiàn)大帶寬和低噪聲的寬帶低噪聲放大器，并將其應(yīng)用于射頻接收機(jī)。

1 低噪聲放大器設(shè)計

通過研究相關(guān)文獻(xiàn)，根據(jù)項目的實際需求，本文設(shè)計的寬帶低噪聲放大器的性能指標(biāo)是：增益為20 dB，核心帶寬為35～45 GHz，噪聲系數(shù)為4 dB。

1.1 電路設(shè)計

本文設(shè)計的電路原理圖如圖1所示。圖1中，第一級和第二級使用的MOS管柵寬尺寸大小均相同，M1和M3的柵寬尺寸為2 μm×15，其中2 μm指晶體管單指柵寬，15指晶體管的柵指個數(shù)，M2和M4的柵寬尺寸為2 μm×30。用于共源級的柵壓為0.6 V，共柵級的柵極和漏級的電壓均為1.8 V。C1～C3是隔直電容，因其容值較大，可以認(rèn)為不參與匹配，C4～C9為旁路電容，可以隔絕小信號對直流電壓源的影響。L1和L2構(gòu)成的L型匹配網(wǎng)絡(luò)是噪聲匹配的重要組成部分，L3～L6組成的π型匹配網(wǎng)絡(luò)，是提升低噪聲放大器在帶內(nèi)增益平坦度的關(guān)鍵，而L7和L8構(gòu)成了輸出匹配網(wǎng)絡(luò)，L9和L11是噪聲減小技術(shù)的中和電感，用于降低電路的噪聲系數(shù)，L10和L12是源退化電感，不僅可以降低噪聲系數(shù)，還可以提高電路的穩(wěn)定性。

圖1 低噪聲放大器電路原理圖

1.2 噪聲減小技術(shù)

與共源電路相比，共源共柵電路引入了來自共柵級的溝道噪聲。為了實現(xiàn)預(yù)設(shè)噪聲性能指標(biāo)，必須使用一些方法來減小兩級共源共柵級所產(chǎn)生的噪聲。以往的電路設(shè)計中，多是增加源極負(fù)反饋電感，這種方法不可以減小共柵級的溝道噪聲，因此，本文在增加源極負(fù)反饋電感的基礎(chǔ)上，通過在共源極和共柵級之間引入1個電感來減小由疊加共柵極而產(chǎn)生的噪聲。文獻(xiàn)[10]提出的總噪聲系數(shù)為：

F=F1+F2

(1)

其中,共源級的噪聲系數(shù)F1為：

(2)

共柵級的噪聲系數(shù)F2為：

(3)

加入中和電感之后的電路如圖2所示。從圖2中可以看出，Cp1與Cp2同時接地，可以等效為這2個電容是串聯(lián)，然后與電感L并聯(lián)，如果此時發(fā)生諧振,可以推出：

圖2 加入降噪電感后的電路圖

(4)

由此可得最佳的電感值為：

(5)

此時，因為發(fā)生諧振，Cx的值減小，使得F2降低，最終使得噪聲系數(shù)變小。為了驗證理論的效果，在第一級的共源極和共柵級之間插入不同感值的電感進(jìn)行仿真，結(jié)果如圖3所示。

圖3 不同感值的電感對噪聲系數(shù)的影響

從圖3可以看出，當(dāng)頻率在40 GHz，不插入電感時，噪聲系數(shù)為4.3 dB，隨著插入電感值的增大，噪聲系數(shù)逐漸減小，當(dāng)電感的值達(dá)到200 pH時，噪聲系數(shù)為3.85 dB，說明在共源極和共柵級之間加上適當(dāng)感值的電感確實可以降低由引入共柵級產(chǎn)生的噪聲系數(shù)。

1.3 錯峰匹配

低噪聲放大器的噪聲匹配不會影響帶寬，但是級間匹配對放大器實現(xiàn)寬帶有較大影響，因此，在完成噪聲匹配后，需進(jìn)行級間匹配。級間匹配有2種方式，一種是共軛匹配，還有一種是將第1級的輸出阻抗點和第2級的輸入阻抗點都匹配到50 Ω，兩者直接進(jìn)行級聯(lián)。本文使用共軛匹配，同時借鑒了第2種匹配方式。在級間匹配之前，先將第1級電路的輸出阻抗匹配到50 Ω，觀察如圖4(a)所示的第1級性能曲線可以看出，放大器頻率在38 GHz之后，增益下降較快，同時單級放大器僅能實現(xiàn)部分帶寬，若多級放大器中心頻率差別不大，會使得中心頻點周圍的增益比附近頻率的增益高，這樣固然可以實現(xiàn)高增益，但帶寬會變得很窄。因此，如果想要擴(kuò)展帶寬并且提高增益平坦度，需使用如圖4(b)所示的錯峰匹配方式。這種匹配方式將兩級放大器的中心頻率錯開，將第1級電路的中心頻率匹配到38 GHz，第2級電路匹配到43 GHz，匹配利用低頻增益和高頻增益互補(bǔ)的方式來實現(xiàn)增益均衡，從而實現(xiàn)大帶寬。但是，需要注意的是這種匹配方式是犧牲放大器的高增益來換取更大的帶寬。

圖4 級間匹配

圖5 級間匹配阻抗變換示意圖

本文設(shè)計的低噪聲放大器通過電容C2將第1級和第2級的電路級聯(lián)起來。在完成版圖拼接后，對版圖進(jìn)行仿真，并對由L3，L4，C2，L5，L6組成的π型匹配網(wǎng)絡(luò)進(jìn)行微調(diào)，得到最終的級間匹配網(wǎng)絡(luò)。結(jié)果顯示低噪聲放大器可以實現(xiàn)10 GHz的1dB帶寬和15 GHz的3dB帶寬，表明本款低噪聲放大器實現(xiàn)了良好的級間匹配，可以滿足預(yù)定的帶寬指標(biāo)。

2 實物圖和測試結(jié)果

2.1 低噪聲放大器實物圖

電路采用TSMC 65 nm CMOS工藝，共有9層金屬層，使用M1金屬層做接地屏蔽層，因為M1～M6層金屬厚底僅為0.22 μm，其損耗過大，不適用于遠(yuǎn)距離走線，故僅用于晶體管自身的接線。M9層金屬和M8層金屬厚度分別為3.4 μm和0.9 μm，金屬層相對較厚，損耗較小，適合遠(yuǎn)距離走線，因此用M8或M9金屬層做電感或MOS管的直流供電線。圖6為低噪聲放大器實物圖。芯片包括Dummy和Pad在內(nèi)的面積為680 μm×440 μm。

圖6 低噪聲放大器實物圖

2.2 測試結(jié)果及分析

本文設(shè)計的低噪聲放大器的仿真和測試對比結(jié)果如圖7所示。由于實驗室器材原因，噪聲系數(shù)為仿真結(jié)果。圖7(a)是噪聲系數(shù)和增益的對比結(jié)果，其中，實測放大器的增益為19.1±1.5 dB，電路的1dB帶寬約為35～45 GHz，3dB帶寬約為33～48 GHz，帶寬為15 GHz。在40 GHz時，最低噪聲系數(shù)為4.2 dB，在1dB帶寬內(nèi)噪聲系數(shù)均低于4.6 dB。圖7(b)展示了電路的匹配情況，其中S11_sim表示S11的仿真結(jié)果，而S11_meas表示S11的測試結(jié)果，S22同樣道理。另外由于噪聲減小技術(shù)會惡化S11，且中和電感感值越大，對S11的影響就越大，同時噪聲匹配也會對S11有一定的影響，使得S11表現(xiàn)不太理想，其值在-6 dB左右，而S22因為采用錯峰匹配，第2級的中心頻率在43 GHz，最小為-28 dB，實現(xiàn)了較好的匹配，但是由于模型誤差原因，測試時使用的偏置電壓與仿真所用的偏置電壓有所區(qū)別，使得S11和S22有所改變。圖7(c)為1 dB壓縮點的結(jié)果，輸入1 dB壓縮點為-20 dBm。飽和輸出功率為5.6 dBm。圖7(d)為放大器的穩(wěn)定系數(shù)曲線圖，穩(wěn)定系數(shù)的最小值為3.6，滿足無條件穩(wěn)定。綜上分析，本文設(shè)計的低噪聲放大器基本實現(xiàn)設(shè)計要求的性能指標(biāo)。

圖7 低噪聲放大器的性能曲線

本文設(shè)計的低噪聲放大器與其他設(shè)計方法的低噪聲放大器的性能對比如表1所示。

表1 CMOS工藝毫米波寬帶低噪聲放大器設(shè)計方法對比

從表1可以看出,文獻(xiàn)[6]的增益與本文相同，但帶寬與本文相比略窄。文獻(xiàn)[7]因為在匹配中使用兩級T型匹配網(wǎng)絡(luò)，使得其帶寬性能表現(xiàn)較好，但噪聲系數(shù)為4.60 dB，略偏高。文獻(xiàn)[8]使用電容中和技術(shù)和噪聲減小技術(shù)，增益得到了提高，同時降低了噪聲，但在帶寬上表現(xiàn)不太理想。文獻(xiàn)[9]的帶寬雖然較窄，但由于使用Gm-boosting技術(shù)，增益表現(xiàn)最好，最大增益達(dá)到26.2 dB。文獻(xiàn)[10]的帶寬表現(xiàn)良好，但是增益略低。本文設(shè)計的低噪聲放大器在帶寬上為33～48 GHz，帶寬上的表現(xiàn)僅次于文獻(xiàn)[7]，但噪聲系數(shù)比之略低，另外版圖的面積控制的較為理想；但是，在噪聲匹配的過程中，本文在進(jìn)行噪聲匹配時沒有較好地兼顧輸入匹配，使S11的表現(xiàn)不如表1中其他設(shè)計。

3 結(jié)束語

在65 nm CMOS工藝的基礎(chǔ)上，本文設(shè)計了一款寬帶低噪聲放大器。使用錯峰匹配滿足設(shè)計所要求的大帶寬，通過低頻增益和高頻增益互補(bǔ)的方式實現(xiàn)了增益均衡，提高了增益平坦度，使得1dB帶寬可以達(dá)到10 GHz，并使用噪聲減小技術(shù)改善了噪聲系數(shù)。但是，由于低噪聲放大器輸入匹配和噪聲匹配沒有得到很好的兼顧，導(dǎo)致S11的測試結(jié)果并不理想，這是下一步優(yōu)化設(shè)計的方向。