国产日韩欧美一区二区三区三州_亚洲少妇熟女av_久久久久亚洲av国产精品_波多野结衣网站一区二区_亚洲欧美色片在线91_国产亚洲精品精品国产优播av_日本一区二区三区波多野结衣 _久久国产av不卡

?

FPGA下的數(shù)字中頻信號處理平臺設計與實現(xiàn)研究

2022-02-22 00:38:32徐思武吳嘉歡
中國新技術新產品 2022年22期
關鍵詞:濾波器芯片電路

李 娜 徐思武 吳嘉歡

(同方電子科技有限公司,江西 九江 332000)

0 引言

FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,其集成度高、可靠性強且便于設計,是數(shù)字信號處理和數(shù)字電路設計的第一選擇。FPGA作為數(shù)字中頻系統(tǒng)的連接橋梁,依靠DSP管理系統(tǒng)實現(xiàn)統(tǒng)一管理,由于它的可編程性,可以通過加載不同的軟件來實現(xiàn)不同的功能,因此在進行中頻信號的數(shù)字化處理時,可以降低對射頻前端濾波器及放大器的性能要求,使數(shù)字信號處理變得更簡單、快速。然而該處理方式卻對ADC、DAC和時鐘性能有更高要求[1]。該文中處理系統(tǒng)的高精度載波信號通過DAC芯片來發(fā)送,采用ADC直接采樣來接收信號,同時使用雙核ARM來處理和控制數(shù)據(jù)流,以此保證系統(tǒng)的高度集成和運行可靠,相關研究陳述如下。

1 總體設計方案

該處理平臺在設計方向上要求能夠支持高效率、高質量的數(shù)字變頻、數(shù)字采樣以及數(shù)據(jù)信號、接口處理等功能。系統(tǒng)電路的主要構成部分包括電源和音頻電路、中頻發(fā)射和信號采樣電路、時鐘綜合電路以及數(shù)字處理電路。其中,中頻發(fā)射電路使用的是數(shù)字基帶上變頻方式,440 MHz載波信號通過DAC芯片進行發(fā)射,以ADC直接采樣實現(xiàn)信號接收。數(shù)字處理電路主要包括PPC、SOC和DSP1及DSP2共4種。這些電路中的雙核ARM主要功能是控制、搬運及處理數(shù)據(jù)流,F(xiàn)PGA主要負責對中頻數(shù)字信號進行處理,其總體設計框架如圖1所示。

圖1 總體設計框架

2 主要功能模塊設計

本該系統(tǒng)的核心功能為FIR濾波器、中頻信號發(fā)射、采用和數(shù)據(jù)處理,相關電路設計具體如下。

2.1 FIR濾波器系數(shù)設計

利用MATLAB,通過輸入fdatool來打開濾波器設計工具,然后按實際需要合理設置濾波器的類型、采樣頻率和截止頻率等關鍵參數(shù)。濾波器的實現(xiàn)過程其實就是卷積的實現(xiàn)過程,如果以x(n)表示待濾波信號,h(n)表示濾波器系數(shù),那么卷積過程可以用下面的關系式來表示,即?;贔PGA技術的FIR濾波器實現(xiàn)一般需要經過三級流水線,在第一級中對輸入信號進行延時處理,以此保證信號和濾波器系數(shù)相乘;在第二級中將濾波系數(shù)與輸入信號進行相乘;在第三級中則將前面得到的乘積進行累加,最后得到結果。

2.2 中頻發(fā)射電路設計

中頻發(fā)射電路框架如圖2所示。該系統(tǒng)的中頻信號發(fā)射電路中包括射頻變壓器、抗混疊濾波器和PI型衰減器、高速DAC等核心部件,其中射頻變壓器具有阻抗匹配、直流隔離、共態(tài)抑制等功能;看混疊濾波器主要對無用的信號進行衰減和濾除,消除混疊對數(shù)據(jù)采集的影響;PI型衰減器利用電壓來調整控制負載功率,抑制信號反射;高速DAC即直接電纜,它采用線對屏蔽及總屏蔽的方式實現(xiàn)信號的高速傳輸[2]。該設計中DAC使用AD9142,16 bit,采樣率為1 280 MHz,工作模式為正交上變頻。FPGA工作中,160 Msps信號中內插了原采樣率為40 Msps的基帶信號并且傳送給AD9142。在8倍插值下,AD9142將基帶信號轉化為1 280 Msps,然后再與440 MHz頻率的NCO進行先乘后加,最后搬移至440 MHz載波中。

圖2 中頻發(fā)射電路框圖

2.3 中頻采樣電路設計

該設計的中頻采樣電路中主要包括ADI高速模數(shù)轉換器、單端轉差分射頻變壓器以及與這些部件相匹配的前端電路。實際工作期間,前端匹配電路主要負責信號的交流耦合和匹配,以此確保輸入電壓的駐波比性能[3]。高速ADC設計為雙通道14 bit,采樣率為160 Msps,對載波信號采樣后生成強度為40 MHz的信號,通過FPGA下變頻到基帶,同時濾除帶外信號(約5 MHz),最后按4倍方式進行抽取并生成采樣率為40 Msps的基帶信號。數(shù)字中頻信號的接收采樣電路設計框架如圖3所示。

圖3 數(shù)字中頻信號接收采樣電路框架示意圖

2.4 數(shù)字處理電路設計

該中頻信號處理平臺的數(shù)字處理電路中使用了集成電路芯片SOC,它同時內置FPGA以及ARM雙核處理器。雙核ARM與DSP1之間存在替代關系,其中一個ARM核心以裸跑形式替換DSP1,而另一個ARM核心獨立支持VxWorks操作系統(tǒng)的正常運行,以此替代PPC[4]。該設計的數(shù)字處理電路用到了P1010芯片,含P1010芯片的處理器的頻率可以達到800 MHz,而其運行功率僅1.1 W,具有極大的經濟性,同時電路中還包括DDR2、DDR3、DSP1、DSP2及FPGA。DSP1使用TI公司的新型高性能單核定點DSP-TMS320C6455,它通過并行總線EMIF與FPGA實現(xiàn)實時通信。以SOC芯片為主的數(shù)字中頻信號處理電路在實際使用時應按照圖4所示的流程來進行。

圖4 SOC芯片的數(shù)字中頻信號處理電路流程圖

從圖4可以看出,該SOC數(shù)字處理電路中使用了ARM雙核處理器對P1010和C6455進行了替代。ARM中包括容量為512 MB、位寬為32 bit的DDR3,ARM由SPI FLASH開始啟動,同時加載FPGA與DPS2。在SOC數(shù)字處理電路中,F(xiàn)PGA和ARM經SOC內置的雙口RAM以及硬件中斷實現(xiàn)數(shù)據(jù)通信。ARM的2個核心ARM1和ARM2共同享有DDR3的外置存儲器,它們之間的通信也通過雙口RAM來進行[5]。

3 系統(tǒng)模塊及功能設計

3.1 系統(tǒng)核心模塊

該設計平臺的PPC軟件運行在P1010中。SOC中的其中一個ARM核心支持運行VxWorks6.9操作系統(tǒng)。DSP1與DPS2都屬于裸跑狀態(tài),無須操作系統(tǒng)支持[6]。中頻信號處理系統(tǒng)主要包括啟動模塊、加載模塊、驅動模塊和應用模塊。

其中啟動模塊中的bootrom啟動信息使用Flash來讀取,以此導引VxWorks6.9系統(tǒng);系統(tǒng)加載模塊通過讀取到的相關啟動數(shù)據(jù)信息推進系統(tǒng)運行;驅動模塊以操作系統(tǒng)內核中的處理模塊為基礎,經以太網(wǎng)將串口與外部進行連接,實現(xiàn)對外部數(shù)據(jù)信息的順利加載和收發(fā);應用模塊由各類不同功能的軟件構成,可按需配置軟件。

3.2 系統(tǒng)模塊主要功能

系統(tǒng)模塊主要功能包括模塊初始化、上電自檢和軟件升級,具體內容如下。1)模塊初始化功能:PPC啟動之后,DSP1、DSP2和FPGA等相關程序相繼加載,此時開始對時鐘芯片AD9517進行初始化,時鐘芯片鎖定之后,PPC繼續(xù)對ADC和DAC芯片進行初始化處理[7]。2)上電自檢功能:指的是PPC在通電運行過程中可以對自身的外置存儲器運行狀態(tài)、性能等進行自我檢查和測試。PPC通過讀取并核對時鐘芯片寄存器的值數(shù)和鎖相環(huán)狀態(tài),進而準確判斷時鐘有無失鎖問題;通過對ADC、DAC芯片寄存器值進行讀取并核對,如果發(fā)現(xiàn)不匹配則自動進行重新配置,同時做好相關信息記錄,如果多次匹配無效則做出預警反饋。系統(tǒng)運行中ADC芯片可以實現(xiàn)自行檢測,F(xiàn)PGA在讀取到PN碼序列測試碼后進行校驗,以判斷FPGA和ADC芯片之間的接口有無故障存在[8-9]。PPC可以數(shù)據(jù)文件的形式將所有判定后的告警信息上傳記錄到系統(tǒng)中的FLASH芯片中,有助于今后的隨時讀取和分析。3)軟件升級功能:軟件需要定期升級、更新,以保證最佳的使用性能,這個功能主要通過PPC小系統(tǒng)來實現(xiàn),常見的處理方法為以測試接口為程序寫入網(wǎng)口,將FPGA、DSP等主要軟件存放在容量較大的FLASH芯片中,當PC與PPC通過網(wǎng)口進行連接后,檢測軟件是否有升級版本,按需進行升級。軟件升級完成后,利用PC內置的FTP協(xié)議將軟件文件由PPC直接寫入FLASH中,然后再下發(fā)復位命令,重啟后相關應用功能得到更新。

4 測試系統(tǒng)設計

為驗證該系統(tǒng)平臺各模塊的實際性能,該文在模塊測試前專門設計了測試適配器,同時滿足對相關對外接口的適配性測試。模塊內部各種芯片利用自身的自檢測功能進行測試。芯片的外部接口功能測試可使用測試工裝和頻譜分析儀配合信號源進行檢測[10-11]。系統(tǒng)測試的流程圖如圖5所示,所有的測試項目及采用的具體測試方法見表1。測試結果證實了該設計能夠有效適用于對數(shù)字中頻信號的處理。

表1 測試系統(tǒng)

圖5 模塊測試框圖

5 結論

綜上所述,該文所設計的數(shù)字中頻信號處理平臺以高性能FPGA為關鍵支持,它具有嵌入式SOC的主要功能和高速率、高質量的數(shù)字信號處理能力,并可支持系統(tǒng)的穩(wěn)定運行,還可以通過加載各種軟件實現(xiàn)功能擴展。通過實際的運行測試,可見該設計結構合理、各模塊功能可靠,不僅可以滿足在線升級需要,還能夠準確、快速地進行故障檢測和定位,適用于各類數(shù)字通信工程的實際需要。

猜你喜歡
濾波器芯片電路
基于無擾濾波器和AED-ADT的無擾切換控制
電路的保護
解讀電路
從濾波器理解卷積
電子制作(2019年11期)2019-07-04 00:34:38
巧用立創(chuàng)EDA軟件和Altium Designer軟件設計電路
電子制作(2019年24期)2019-02-23 13:22:20
基于MATLAB模擬混沌電路
電子制作(2018年17期)2018-09-28 01:56:44
開關電源EMI濾波器的應用方法探討
電子制作(2018年16期)2018-09-26 03:26:50
芯片測試
多通道采樣芯片ADS8556在光伏并網(wǎng)中的應用
基于TMS320C6678的SAR方位向預濾波器的并行實現(xiàn)
鄯善县| 林芝县| 莱阳市| 江津市| 萝北县| 黄龙县| 抚顺县| 农安县| 威远县| 开鲁县| 喜德县| 赣州市| 岑溪市| 镇原县| 偃师市| 西平县| 武鸣县| 文化| 元朗区| 晋中市| 南汇区| 开鲁县| 屏东县| 张掖市| 察雅县| 龙陵县| 习水县| 玉环县| 宁蒗| 修武县| 万全县| 大埔县| 射阳县| 公安县| 六枝特区| 葫芦岛市| 南丹县| 昭苏县| 汤原县| 来安县| 扬中市|