李愷，雷浩楠，卜文彬，譚海波，黃紅橋，李紅斌

(1. 國網(wǎng)湖南省電力有限公司供電服務(wù)中心(計量中心)智能電氣量測與應(yīng)用技術(shù)湖南省重點實驗室，長沙 410001；2. 華中科技大學(xué) 電氣與電子工程學(xué)院， 武漢 430074)

0 引 言

隨著數(shù)字化電能計量的快速發(fā)展，對數(shù)字化電能計量設(shè)備的要求也越來越高。數(shù)字化電能表作為數(shù)字化計量中貿(mào)易結(jié)算的關(guān)鍵設(shè)備，其準確性、可靠性直接關(guān)系到電能計量的公平性[1-7]。為保證數(shù)字化電能表的性能，必須對其進行嚴格的校驗。

標準數(shù)字功率源是校驗數(shù)字化電能表的關(guān)鍵設(shè)備，按照GB/T 17215.303-2013 《交流電測量設(shè)備 特殊要求 第三部分：數(shù)字化電能表》、DL/T 1955-2018 《計量用合并單元測試儀通用技術(shù)條件》等標準，標準數(shù)字功率源除了需要滿足電壓電流等基本影響量校驗功能之外，還需要滿足采樣頻率、采樣值數(shù)據(jù)丟失等特殊影響量要求[8-9]，特別是標準數(shù)字功率源需要能夠模擬現(xiàn)場特殊工況下的各種采樣值數(shù)據(jù)丟失，即應(yīng)滿足能夠產(chǎn)生隨機性報文數(shù)據(jù)丟失(以下簡稱“丟包”)的要求[10]。

現(xiàn)在許多企業(yè)和高校對標準數(shù)字功率源進行了研究，并研制出了能夠定量模擬功率波動功能的數(shù)字功率源，其報文發(fā)布時間離散度降低至500 ns以內(nèi)，但在丟包的隨機性上仍存在不足[11-13]。

針對上述問題，根據(jù)相關(guān)國家及行業(yè)標準提出了一種報文離散性可控的數(shù)字功率源方案，通過基于混沌映射的隨機序列生成算法和高性能光口以太網(wǎng)芯片相結(jié)合，既保證了報文數(shù)據(jù)丟失的隨機性的要求，也滿足了報文發(fā)布時間離散值可控的要求。測試結(jié)果表明，所研制的數(shù)字功率源生成的隨機序列信息熵較大，丟包概率可控；報文發(fā)布時間離散值最低降至20 ns，最大離散值不超過200 ns。

1 隨機性報文數(shù)據(jù)丟失的實現(xiàn)原理

1.1 傳統(tǒng)硬件隨機數(shù)生成方法

標準GB/T 17215.303-2013《交流電測量設(shè)備 特殊要求 第三部分：數(shù)字化電能表》中明確規(guī)定數(shù)字化電能表的校驗項目涉及丟包試驗以及異常事件通信試驗，這要求數(shù)字功率源必須能夠產(chǎn)生隨機報文數(shù)據(jù)丟失，且丟包概率可控。

傳統(tǒng)數(shù)字功率源隨機性報文數(shù)據(jù)丟失的生成方法基于FPGA本身所擁有的特性，通過人為的邏輯編程使得FPGA內(nèi)部產(chǎn)生競爭冒險，根據(jù)該現(xiàn)象的不確定性生成相應(yīng)的隨機序列，以此控制報文數(shù)據(jù)隨機丟失，RS觸發(fā)器為硬件隨機數(shù)產(chǎn)生的基本元(見圖1)。

圖1 RS觸發(fā)器Fig.1 RS trigger

當(dāng)S、R同時為0，RS觸發(fā)器輸出穩(wěn)定為(Q, ˉQ)=(1,1)，當(dāng)S與R同時置1時，觸發(fā)器進入亞穩(wěn)態(tài)，輸出量Q具有隨機性，取決于與非門的瞬時電平及其內(nèi)部的噪聲。故而每當(dāng)系統(tǒng)需要隨機數(shù)時，先把S、R同時置0，再將S、R同時置1產(chǎn)生隨機數(shù)。由于內(nèi)部電路相互關(guān)聯(lián)，使用競爭冒險等不利條件產(chǎn)生隨機數(shù)可能會使FPGA的狀態(tài)機跑飛，且同時利用多個與非門電路增加了FPGA的功耗。此外，F(xiàn)PGA內(nèi)部的布局布線通過編譯已經(jīng)確定，這種依靠邏輯競爭產(chǎn)生的隨機數(shù)在時間上的概率分布不均(相關(guān)系數(shù)大于0.3)，統(tǒng)計上無法認定其具有良好的隨機性。

1.2 基于混沌映射的偽隨機序列產(chǎn)生算法

混沌映射所構(gòu)成的信源是等概率無記憶信源, 滿足隨機數(shù)產(chǎn)生器條件，由于混沌映射體現(xiàn)出隨機性的實質(zhì)是由初始值的精度有限性所提供的，所以可以構(gòu)建基于隨機種子方式實現(xiàn)隨機數(shù)產(chǎn)生器[14-15]。

具體方案如下：首先FPGA上電時即在內(nèi)部生成內(nèi)部循環(huán)計時器，由0計數(shù)至255，當(dāng)接收到關(guān)于隨機數(shù)控制指令時，循環(huán)計數(shù)器停止，取此時記錄的數(shù)值作為隨機序列生成的種子(FPGA的主控時鐘頻率為50 MHz，循環(huán)計數(shù)一個周期所用的時間為167 ms，而接收隨機數(shù)控制命令的時間遠超167 ms，可以認為種子在0～255的范圍內(nèi)服從隨機分布)，再根據(jù)選取的種子，通過常用的混沌映射生成混沌隨機序列。

一般來說，當(dāng)系統(tǒng)滿足式(1)所示的條件時，生成的系統(tǒng)為混沌系統(tǒng)：

(1)

式中f(x)為U上的連續(xù)函數(shù)；U為任意閉合區(qū)間，且不包含周期點。

常見的混沌序列映射方式有以下四種[16-18]:

(1)Logistic映射

xn+1=kxn(1-xn)

(2)

當(dāng)3.5996≤k≤4時，Logistic映射滿足混沌映射條件。

(2)Tent映射

(3)

當(dāng)初始值x0∈[0,1]時，該序列映射出的xn∈[0,1]，此時若xn經(jīng)過有限次數(shù)據(jù)迭代，就會進入混沌狀態(tài)。

(3)Chebyshev映射

xn+1=cos(k×arcos(xn))

(4)

當(dāng)k≥2時，Chebyshev映射進入混沌狀態(tài)。

(4)改進型Logistic映射

xn+1=1-k×xn×xn

(5)

當(dāng)1.4

其中Tent映射的映射函數(shù)本身需要分段，且涉及除法，對于FPGA硬件計算能力要求較高，需要較多的計算資源，不利于計算實時性。

當(dāng)輸出序列的長度N=10 000時，改進Logistic映射、Logistic映射以及Chebyshev映射的信息熵分別為12.165 5、12.141 6、12.150 5，因此采用改進Logistic映射作為混沌序列產(chǎn)生的映射算法。quartus中有專門針對乘法的ip核，只需循環(huán)調(diào)用即可生成混沌序列，根據(jù)浮點數(shù)的計算法則，丟包的概率為：

(6)

式中k為概率線。系統(tǒng)概率可控，此外，每次配置丟包概率時，由于種子會發(fā)生變化，整個混沌序列也會隨之改變。

基于FPGA自身特性以及quartus計算資源設(shè)計的隨機數(shù)產(chǎn)生算法，不會產(chǎn)生競爭與冒險等不利因素，且不會因為誤碼而進入循環(huán)態(tài)，在隨機概率可控的情況下，生成的偽隨機序列熵值較大。

2 基于高性能光口以太網(wǎng)芯片的系統(tǒng)設(shè)計

2.1 標準數(shù)字功率源主要結(jié)構(gòu)

通過FPGA配置光口以太網(wǎng)芯片輸出IEC 61850-9-2序列，同時將芯片配置為時間離散度最小的RMII接口輸出，保證報文發(fā)布時間離散度可控。數(shù)字功率源主要結(jié)構(gòu)如圖2所示。

圖2 標準數(shù)字功率源主要結(jié)構(gòu)Fig.2 Main structure of standard digital power source

標準數(shù)字功率源主控通信部分通過串口屏配置功率源生成相應(yīng)的輸出波形，采用某公司生產(chǎn)的EP4CE15F17C8作為主控FPGA芯片，采用RS232作為主控芯片與控制界面的通信媒介，并通過50 MHz溫補晶振配置計時模塊實時測量光口以太網(wǎng)的包離散度，采用兼容IEEE.802.3以太網(wǎng)協(xié)議的物理層芯片DP83848IFVS作為光口以太網(wǎng)的控制芯片，將FPGA溫補晶振的輸出接入芯片的時鐘控制管腳，并通過50 MHz的RMII接口傳輸IEC 61850-9-2數(shù)據(jù)，速率可達100 Mbps，進一步減小報文發(fā)布時間離散度誤差。

2.2 高性能光口以太網(wǎng)接口設(shè)計

光口以太網(wǎng)DP83848IFVS芯片通過RMII的接口實現(xiàn)芯片的上電初始化，同時實現(xiàn)主控與PHY之間的數(shù)據(jù)通信，RMII接口的基本通信方式如圖3所示。

圖3 通信接口Fig.3 Communication interface

RMII數(shù)據(jù)傳輸通信線為RXD[1:0],TXD[1:0]，2路信號并行傳輸，數(shù)據(jù)控制時鐘為CLK_REF，數(shù)據(jù)上升沿有效，時鐘頻率為50 MHz，因此RMII接口的通信速率為100 Mbps，數(shù)據(jù)以低位在后，高位在前的方式傳輸，與FPGA剛好相反，F(xiàn)PGA讀取波表數(shù)據(jù)后需先經(jīng)過倒位賦值再輸入RMII接口中。TX_EN，RX_ER為發(fā)送接收使能信號，發(fā)送數(shù)據(jù)時需先主動拉低TX_EN，再將數(shù)據(jù)傳到TXD[1:0]上，數(shù)據(jù)發(fā)送完畢需上拉TX_EN，RX_ER與TX_EN相似。MDC/MDIO屬于MDIO接口的2根數(shù)據(jù)線，F(xiàn)PGA通過該接口實現(xiàn)對芯片的初始化，從而使芯片能夠正常地發(fā)送接收數(shù)據(jù)。

3 數(shù)字輸出影響量和報文發(fā)布時間離散度功能驗證

目前國內(nèi)外關(guān)于數(shù)字量溯源的標準較少，無法滿足相關(guān)功能的驗證，文中以數(shù)字化電能表的檢測項目為準，參考標準中對應(yīng)的參數(shù)指標，設(shè)計了準確度較高的數(shù)字量驗證平臺，對標準數(shù)字功率源的隨機性報文數(shù)據(jù)丟失以及報文發(fā)布時間離散度可控等基本功能進行驗證。

3.1 數(shù)字量驗證平臺設(shè)計

參考GB/T17215.303-2013《交流電測量設(shè)備 特殊要求 第三部分：數(shù)字化電能表》、DL/T《1955-2018 計量用合并單元測試儀通用技術(shù)條件》等標準規(guī)定，設(shè)計了圖4所示的數(shù)字量驗證平臺。

圖4 數(shù)字量驗證平臺Fig.4 Verification platform for digital quantity

將標準數(shù)字功率源的光口以太網(wǎng)報文輸入硬件解碼裝置，通過以太網(wǎng)芯片DM9000A的接收中斷信號判斷采樣頻率以及丟包數(shù)，并將結(jié)果傳輸至上位機。通過高頻時鐘記錄相鄰片選信號的下降沿確定報文發(fā)布時間離散值。其中硬件解碼裝置含有標準的光口以太網(wǎng)接收模塊，采用RMII接口接收光口數(shù)據(jù)，該接口時間不確定度為20 ns，遠小于3 μs的誤差線。

3.2 報文數(shù)據(jù)丟失測試

分別將丟包率設(shè)置為1個/s，4個/s，10個/s，各測10 min數(shù)據(jù)，統(tǒng)計每秒的丟包數(shù)以及丟包總數(shù)，設(shè)置為1個/s時的丟包數(shù)據(jù)如圖5所示。

圖5 1個/s丟包實驗結(jié)果Fig.5 Results in package losing test (1/s)

根據(jù)解得的丟包結(jié)果，計算每秒丟包數(shù)與時間的相關(guān)系數(shù)r及顯著性水平p，結(jié)果如表1所示。

表1 相關(guān)系數(shù)及顯著性水平Tab.1 Correlation coefficient and significance level

從表1可見，置信水平(1-p)均小于50%，可認定其分布與時間變量相關(guān)性極不顯著，隨機性較強，與實際情況相符。根據(jù)上述結(jié)果得到丟包累積曲線，如圖6所示。

圖6 累積丟包Fig.6 Cumulative package loss

10 min測得丟包累積量與時間變量的相關(guān)系數(shù)分別為：0.996 4(1個/1 s)，0.999 4(4個/1 s), 0.999 8(10個/1 s)，可認為丟包累計與時間呈線性相關(guān)。由于在初始時刻丟包數(shù)為零，故丟包累計值可視作時間的正比例函數(shù)，使用y=kx模型對個點進行擬合，則直線斜率即為每秒丟包數(shù)。擬合直線斜率即分別為：0.991 5(1個/1 s)，3.999 1(4個/1 s),10.000 2(10個/1 s)，與設(shè)置值相符，滿足丟包概率可控。

3.3 報文發(fā)布時間離散值可控功能測試

Q/GDW 11111-2013《數(shù)字化電能表校準規(guī)范》以及Q/GDW 11015-2013《模擬量輸入式合并單元檢檢測規(guī)范》均規(guī)定輸入數(shù)字表的合并單元光口數(shù)據(jù)時間離散值不得超過10 μs，而標準DL/T 1955-2018 《計量用合并單元測試儀通用技術(shù)條件》在此基礎(chǔ)上明確地提出了采樣值發(fā)布離散值的檢測標準。

為校驗這一功能，分別設(shè)置數(shù)字功率源報文發(fā)布時間離散值為250±0 μs、0.4 μs、1 μs、2 μs、5 μs和10 μs, 每次測試10 min，同時要求標準源的檢測誤差不得大于3 μs。報文發(fā)布時間離散值為250±0 μs的實驗數(shù)據(jù)如圖7所示。

圖7 報文發(fā)布時間離散值測量系統(tǒng)Fig.7 Measurement system for discrete value of message release time

由圖7可知，在報文發(fā)布時間離散值設(shè)定為250±0 μs的情況下，功率源的報文發(fā)布時間離散值誤差最大不超過200 ns。

功率源具備報文發(fā)布時間離散值可調(diào)功能，設(shè)置離散值在250+0.4 μs、250+1 μs、250+2 μs、250+5 μs和250+10 μs, 進行實驗，每次測試10 min，由于篇幅所限，其余各測試點的實驗數(shù)據(jù)不在單獨列出，將離散值誤差記錄在表2中。

從表2實驗數(shù)據(jù)可以看出，功率源的報文發(fā)布時間離散值誤差不超過200 ns，在離散值為250+2 μs時，離散值誤差最大不超過20 ns，小于3 μs的誤差要求，滿足標準數(shù)字源的設(shè)計需求。

表2 實驗結(jié)果(單位：μs)Tab.2 Experimental results (μs)

4 結(jié)束語

設(shè)計了一種報文發(fā)布時間離散性可控的數(shù)字功率源方案。通過基于混沌映射的隨機序列生成算法和高性能光口以太網(wǎng)芯片相結(jié)合，解決了傳統(tǒng)數(shù)字功率源報文數(shù)據(jù)丟失隨機性不足的問題,并控制報文發(fā)布時間離散值誤差至200 ns。所研制的標準數(shù)字功率源滿足標準GB/T 17215.303-2013 《交流電測量設(shè)備 特殊要求 第三部分：數(shù)字化電能表》中提出的關(guān)于數(shù)字化電能表的異常通信影響試驗，以及DL/T 1955-2018 《計量用合并單元測試儀通用技術(shù)條件》規(guī)定的采樣值發(fā)布離散值的測試要求?？梢杂米鲾?shù)字化電能表的檢定工作，已地南方電網(wǎng)公司數(shù)字電能表校驗項目中推廣應(yīng)用。