王薇，楊靜文，林海濤，華松逸

（1.中國(guó)電子科技集團(tuán)第五十八研究所，江蘇 常州 213164；2.江蘇佰騰科技有限公司，江蘇 常州 213164）

0 引言

FPGA（Field Programmable Gate Array）是在PAL、GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)[1]。

FPGA設(shè)計(jì)不是簡(jiǎn)單的芯片研究，主要是利用 FPGA的模式進(jìn)行其他行業(yè)產(chǎn)品的設(shè)計(jì)。與ASIC不同，F(xiàn)PGA在通信行業(yè)的應(yīng)用比較廣泛。通過對(duì)全球FPGA產(chǎn)品市場(chǎng)以及相關(guān)供應(yīng)商的分析，結(jié)合當(dāng)前我國(guó)的實(shí)際情況以及國(guó)內(nèi)領(lǐng)先的FPGA產(chǎn)品，可以發(fā)現(xiàn)相關(guān)技術(shù)在未來的發(fā)展方向，對(duì)我國(guó)科技水平的全面提高具有非常重要的推動(dòng)作用[2]。

專利文獻(xiàn)承載發(fā)明創(chuàng)造內(nèi)容。專利文獻(xiàn)與其他文獻(xiàn)相比在傳播發(fā)明創(chuàng)造方面作用突出，95%的發(fā)明創(chuàng)造被記錄在專利文獻(xiàn)之中，80%的發(fā)明創(chuàng)造僅在專利文獻(xiàn)中記載。研究專利文獻(xiàn)中記載的發(fā)明創(chuàng)造，對(duì)于創(chuàng)新具有非常重要的作用：了解技術(shù)發(fā)展的現(xiàn)狀，推斷技術(shù)發(fā)展的趨勢(shì)，可使企業(yè)避免重復(fù)研究，節(jié)約研究時(shí)間（縮短60%科研周期）和經(jīng)費(fèi)（節(jié)約40%的科研經(jīng)費(fèi)），同時(shí)還可啟迪企業(yè)研究人員的創(chuàng)新思路，提高創(chuàng)新的起點(diǎn)，實(shí)現(xiàn)創(chuàng)新目標(biāo)。

1 檢索概述

本文主要采用計(jì)算機(jī)進(jìn)行專利數(shù)據(jù)的檢索，中國(guó)專利文獻(xiàn)以中國(guó)專利局（佰騰網(wǎng)www.baiten.cn）對(duì)外公開的專利文獻(xiàn)為基礎(chǔ)，國(guó)外專利（incopat）以歐洲專利局（worldwide數(shù)據(jù)庫(kù)）已公開的專利文獻(xiàn)為基礎(chǔ)，包括了美國(guó)、日本、歐洲、韓國(guó)、德國(guó)、俄羅斯、世界知識(shí)產(chǎn)權(quán)組織等103個(gè)國(guó)家之間交換的專利文獻(xiàn)。

檢索終止日期為2020年12月1日。需要說明的是，發(fā)明專利申請(qǐng)自申請(qǐng)日起（有優(yōu)先權(quán)的，自優(yōu)先權(quán)日起）滿18個(gè)月公開。截止本報(bào)告數(shù)據(jù)檢索日，2019年6月以后提出的部分專利申請(qǐng)尚未公開，導(dǎo)致本報(bào)告2019年6月以后的專利申請(qǐng)數(shù)據(jù)統(tǒng)計(jì)不完全，因此，2019年6月以后的數(shù)據(jù)僅供參考。

2 FPGA國(guó)外專利進(jìn)展概述

FPGA于1984年被Xilinx所發(fā)明，技術(shù)發(fā)展起源于20世紀(jì)80年代，因此，下文中分析的數(shù)據(jù)均以1985-2020年段進(jìn)行分析。截至2020年12月1日，F(xiàn)PGA設(shè)計(jì)專利全球申請(qǐng)總計(jì)12250件，其中國(guó)外3793件。

如圖1所示為FPGA設(shè)計(jì)專利國(guó)外申請(qǐng)和公開趨勢(shì)，國(guó)外FPGA技術(shù)起源于20世紀(jì)80年代，從90年代開始進(jìn)入技術(shù)快速發(fā)展階段。最初，F(xiàn)PGA只是用于膠合邏輯(GlueLogic)，從膠合邏輯到算法邏輯再到數(shù)字信號(hào)處理、高速串行收發(fā)器和嵌入式處理器，F(xiàn)PGA真正地從配角變成了主角。1985年，Xilinx公司推出的全球第一款FPGA產(chǎn)品XC2064怎么看都像是一只“丑小鴨”——采用2μm工藝，包含64個(gè)邏輯模塊和85000個(gè)晶體管，門數(shù)量不超過1000個(gè)。2007年，F(xiàn)PGA業(yè)界雙雄Xilinx和Altera公司分別推出了采用最新65nm工藝的FPGA產(chǎn)品，其門數(shù)量已經(jīng)達(dá)到千萬級(jí)，晶體管個(gè)數(shù)更是超過10億個(gè)。一路走來，F(xiàn)PGA在不斷地緊跟并推動(dòng)著半導(dǎo)體工藝的進(jìn)步——2001年采用150nm工藝，2002年采用130nm工藝，2003年采用90nm工藝，2006年采用65nm工藝。從專利申請(qǐng)量可以看出，F(xiàn)PGA設(shè)計(jì)技術(shù)專利申請(qǐng)集中于2000年前后，此時(shí)年專利申請(qǐng)量和公開量一度超過200件。

圖1 FPGA設(shè)計(jì)專利國(guó)外申請(qǐng)和公開趨勢(shì)

經(jīng)過了第一個(gè)技術(shù)發(fā)展熱潮后，Altera公司估計(jì)可編程邏輯器件市場(chǎng)在2006年的規(guī)模大概為37億美元，Xilinx公司的估計(jì)更為樂觀一些，為50億美元。雖然兩家公司合計(jì)占據(jù)該市場(chǎng)90%的市場(chǎng)份額，但是作為業(yè)界老大的Xilinx公司在2006年的營(yíng)收不過18.4億美元，Altera公司則為12.9億美元。FPGA產(chǎn)業(yè)在經(jīng)歷了過去幾年的快速成長(zhǎng)后放慢前進(jìn)的腳步，隨之專利申請(qǐng)量也有所下滑，專利申請(qǐng)主要集中在少數(shù)幾個(gè)行業(yè)巨頭上。

如圖2中所示為國(guó)外申請(qǐng)主要來源國(guó)。FPGA設(shè)計(jì)專利國(guó)外申請(qǐng)主要集中于發(fā)達(dá)國(guó)家，美國(guó)、韓國(guó)、日本排名前三。當(dāng)前國(guó)外的FPGA公司主要集中在美國(guó)，其中塞靈思(Xilinx)、英特爾(2015年收購(gòu)Altera)、美高森美(2010年收購(gòu)Actel)和Lattice四家公司為當(dāng)前主流的FPGA公司，其中以塞靈思和英特爾兩家為主，這兩家公司的產(chǎn)品占據(jù)90%以上市場(chǎng)份額，是最早投入FPGA技術(shù)研發(fā)并將產(chǎn)品市場(chǎng)化的企業(yè)。日本和韓國(guó)作為半導(dǎo)體技術(shù)發(fā)達(dá)的國(guó)家，在FPGA技術(shù)領(lǐng)域的專利申請(qǐng)量也較多。在WIPO和EPO分別有355件和284件專利申請(qǐng)，該技術(shù)的研發(fā)集中于少數(shù)國(guó)家的少數(shù)申請(qǐng)人，專利申請(qǐng)海外布局的占比相對(duì)較高，可見對(duì)于國(guó)際市場(chǎng)專利布局的重視程度。

圖2 FPGA設(shè)計(jì)專利國(guó)外專利申請(qǐng)主要來源國(guó)

如圖3所示為FPGA設(shè)計(jì)專利國(guó)外申請(qǐng)排名前十申請(qǐng)人，塞靈思(Xilinx)是該領(lǐng)域?qū)＠暾?qǐng)最多的申請(qǐng)人，是該領(lǐng)域的領(lǐng)軍者，無論是市場(chǎng)份額還是研發(fā)實(shí)力，都是該領(lǐng)域當(dāng)之無愧的第一巨頭。排名前五的還有美國(guó)ACTEL公司、韓國(guó)LG公司、韓國(guó)三星、美國(guó)Altera公司。Lattice公司作為行業(yè)四大巨頭之一，設(shè)計(jì)專利申請(qǐng)僅37件，排名第十，可見其在FPGA設(shè)計(jì)技術(shù)方面積累較為薄弱，僅處于第二梯隊(duì)。

圖3 FPGA設(shè)計(jì)專利國(guó)外申請(qǐng)排名前十申請(qǐng)人

2.1 Xilinx

Xilinx公司2018年10月23日最新公布了一件專利申請(qǐng)US15654506[3]，描述了用于提供和操作有效基礎(chǔ)設(shè)施以實(shí)現(xiàn)結(jié)構(gòu)塊的內(nèi)置時(shí)鐘停止和掃描轉(zhuǎn)儲(chǔ)(CSSD)方案的方法和設(shè)備，所述結(jié)構(gòu)塊包括塊隨機(jī)存取存儲(chǔ)器(BRAM)、Ultraram(URAM)、數(shù)字信號(hào)處理(DSP)塊、可配置邏輯元件等。這是系統(tǒng)調(diào)試的一個(gè)非常有用的特性，也可以應(yīng)用于仿真用例(例如FPGA仿真)。此方案可應(yīng)用于具有高度重復(fù)塊的任何平鋪體系結(jié)構(gòu)。基礎(chǔ)結(jié)構(gòu)可以包括跨多個(gè)平鋪塊共享的dfx控制器，每個(gè)塊中具有一些分布式邏輯，以努力最小化或至少減少面積開銷。基礎(chǔ)設(shè)施還可以最小化或至少減少資源的利用，以努力確保對(duì)原始設(shè)計(jì)的擾動(dòng)最小，從而可以容易地再現(xiàn)正在調(diào)試的設(shè)計(jì)問題。

Xilinx公司2020年6月30日最新公布了一件專利申請(qǐng)US16380856[4]，描述了一種具有域輔助處理器(DAP)和域特定加速器(DSA)的外圍I/O設(shè)備，所述域輔助處理器和域特定加速器與主機(jī)計(jì)算系統(tǒng)中的CPU和存儲(chǔ)器處于相同的相干域中。外圍I/O設(shè)備以前不能參與主機(jī)計(jì)算系統(tǒng)中具有硬件資源的高速緩存相關(guān)共享存儲(chǔ)器的多處理器范例。結(jié)果，輕量級(jí)處理器功能(例如，諸如GZIP，開放源密碼庫(kù)，開放源網(wǎng)絡(luò)交換機(jī)等的開放源功能）或者使用主機(jī)中的CPU資源來執(zhí)行，或者通過在外圍I/O設(shè)備中提供特定的處理系統(tǒng)(例如，使用FPGA中的可編程邏輯)來執(zhí)行。這里的實(shí)施例使用外圍設(shè)備I/O中的DAP來執(zhí)行輕量級(jí)處理器功能，否則這些輕量級(jí)處理器功能將由主機(jī)中的硬件資源或外圍設(shè)備I/O中的特殊處理系統(tǒng)來執(zhí)行。

Xilinx公司2014年8月4日最新公布了一件專利申請(qǐng)KR1020147015326[5]，描述了一集成電路包括根據(jù)可操作的可編程電路第一的時(shí)鐘頻率和塊隨機(jī)接入存儲(chǔ)器。該塊隨機(jī)存取存儲(chǔ)器可以包括隨機(jī)存取存儲(chǔ)器(RAM)元件具有至少一個(gè)數(shù)據(jù)端口，存儲(chǔ)器耦合的處理器數(shù)據(jù)端口的RAM元件和所述可編程電路。存儲(chǔ)器處理器可以操作用于根據(jù)第二時(shí)鐘頻率是高于第一的時(shí)鐘頻率。此外，存儲(chǔ)器可以是硬連線和專用處理器，用于執(zhí)行操作的塊RAM中的元件的隨機(jī)接入存儲(chǔ)器。

2.2 Intel

Intel公司2020年8月20日最新公布了一件專利申請(qǐng)US16652020[6]中，描述了一種用于計(jì)算平臺(tái)初始化的技術(shù)，例如通過使用現(xiàn)場(chǎng)可編程門陣列(FPGA)來初始化計(jì)算平臺(tái)的一個(gè)或多個(gè)相關(guān)可引導(dǎo)組件(DPC)。在一個(gè)或多個(gè)實(shí)施例中，F(xiàn)PGA可以被重新配置以在計(jì)算平臺(tái)初始化之后執(zhí)行運(yùn)行時(shí)操作。在本文所述的實(shí)施例中，DPC可以包括初始化計(jì)算平臺(tái)的任何硬件或軟件組件，例如硅組件和平臺(tái)組件。在這樣的實(shí)施例中，引導(dǎo)序列可以包括引導(dǎo)指令以初始化一組DPC。引導(dǎo)序列可以初始化計(jì)算平臺(tái)，計(jì)算平臺(tái)初始化可包括準(zhǔn)備計(jì)算平臺(tái)以執(zhí)行輸入/輸出(I/O)操作，可以經(jīng)由操作系統(tǒng)來執(zhí)行I/O操作。

Altera公司2020年7月16日最新公布了一件專利申請(qǐng)US16833206[7]中，描述了一種配置可編程集成電路器件的方法。所述虛擬結(jié)構(gòu)內(nèi)的信道源被配置為從所述虛擬結(jié)構(gòu)外部和所述可編程集成電路設(shè)備上的第一內(nèi)核接收輸入數(shù)據(jù)，并且所述虛擬結(jié)構(gòu)內(nèi)的信道宿被配置為向所述第一內(nèi)核發(fā)送輸出數(shù)據(jù)。修改通道源的配置，使得通道源響應(yīng)于檢測(cè)到可編程集成電路器件的操作改變而從第二內(nèi)核接收輸入數(shù)據(jù)。

Intel公司2020年5月7日最新公布了一件專利申請(qǐng)US16727236[8]中，描述了一種用于在以太網(wǎng)媒體訪問控制(MAC)地址內(nèi)嵌入結(jié)構(gòu)尋址信息的技術(shù)，該技術(shù)允許具有潛在的百萬個(gè)節(jié)點(diǎn)的多節(jié)點(diǎn)結(jié)構(gòu)以以太網(wǎng)封裝為特征，而不需要查找或映射來將MAC地址翻譯成結(jié)構(gòu)可路由的本地標(biāo)識(shí)符(LID)。特別地，本地管理的MAC地址可以用包括LID的結(jié)構(gòu)尋址信息來編碼。因此，節(jié)點(diǎn)可以通過用對(duì)應(yīng)于預(yù)期目的地的目的地MAC地址封裝每個(gè)以太網(wǎng)分組來使用多節(jié)點(diǎn)結(jié)構(gòu)交換以太網(wǎng)分組。因?yàn)槟康牡豈AC地址可以隱含地映射到多節(jié)點(diǎn)結(jié)構(gòu)的LID，所以節(jié)點(diǎn)可以使用從中提取的LID值來尋址結(jié)構(gòu)可路由分組。為此，節(jié)點(diǎn)可以將封裝以太網(wǎng)分組的結(jié)構(gòu)可路由分組引入到多節(jié)點(diǎn)結(jié)構(gòu)上，而不必執(zhí)行查找以將MAC地址映射到相應(yīng)的LID。

2.3 Actel

Actel公司2012年11月8日最新公布了一件專利申請(qǐng)US13463232[9]中，公開了一種適于在現(xiàn)場(chǎng)可編程門陣列集成電路器件中使用的隨機(jī)存取存儲(chǔ)器電路。FPGA具有帶有邏輯模塊的可編程陣列和可編程耦合到邏輯模塊和RAM電路的布線互連。RAM電路具有三個(gè)端口:第一可讀端口、第二可讀端口和可寫端口。讀取端口可以是可編程同步或異步的，并且具有可編程旁路輸出流水線寄存器。RAM電路特別適合于實(shí)現(xiàn)寄存器文件。還描述了一種新的互連方法。

Actel公司2011年4月12日最新公布了一件專利申請(qǐng)US12362844[10]中，公開了一種用于現(xiàn)場(chǎng)可編程門陣列集成電路器件邏輯集群。該集群包括多個(gè)功能塊和三級(jí)路由復(fù)用器。外部信號(hào)主要在第三級(jí)多路復(fù)用器處進(jìn)入邏輯群，少數(shù)信號(hào)進(jìn)入第二級(jí)。組合輸出反饋到第一和第二級(jí)多路復(fù)用器，而順序輸出反饋到第三級(jí)多路復(fù)用器。邏輯函數(shù)發(fā)生器具有可變傳播延遲的置換輸入。第一和第二級(jí)多路復(fù)用器之間的路由信號(hào)被分組為速度類，并根據(jù)它們的速度類耦合到與不同邏輯函數(shù)發(fā)生器相關(guān)聯(lián)的第一級(jí)多路復(fù)用器。第二和第三級(jí)多路復(fù)用器被組織成組，使得第二和第三級(jí)多路復(fù)用器之間的路由信號(hào)可以定位在該組所占據(jù)的區(qū)域內(nèi)。組與邏輯函數(shù)發(fā)生器進(jìn)行間距匹配，以優(yōu)化和模塊化面積。所列經(jīng)費(fèi)用于全球和地方對(duì)順序要素的控制。

3 FPGA中國(guó)專利進(jìn)展概述

如圖4所示為FPGA設(shè)計(jì)專利國(guó)內(nèi)申請(qǐng)和公開趨勢(shì)，截止到2020年12月1日，F(xiàn)PGA設(shè)計(jì)專利國(guó)內(nèi)申請(qǐng)量為8457件，我國(guó)FPGA設(shè)計(jì)技術(shù)發(fā)展起源于20世紀(jì)90年代，真正技術(shù)發(fā)展于2000年以后，我們起步比國(guó)外晚了十多年。在這期間國(guó)外FPGA產(chǎn)業(yè)已經(jīng)完成了系列整合并購(gòu)，市場(chǎng)格局已經(jīng)基本確定，Xilinx、Intel和Lattice等企業(yè)基本上壟斷了全球市場(chǎng)。從2010年開始，國(guó)內(nèi)才陸續(xù)出現(xiàn)自主知識(shí)產(chǎn)權(quán)的國(guó)產(chǎn)FPGA企業(yè)，此時(shí)專利申請(qǐng)量出現(xiàn)了較大的增長(zhǎng)，芯片行業(yè)并購(gòu)是這幾年的主旋律，一方面是巨頭們?cè)谀承┘?xì)分領(lǐng)域遭遇到中小公司強(qiáng)有力的競(jìng)爭(zhēng)，使得他們的利潤(rùn)率收到影響，收購(gòu)可以減少競(jìng)爭(zhēng)，維持一定的寡頭利潤(rùn)。另一方面行業(yè)競(jìng)爭(zhēng)使得巨頭們需要抱團(tuán)取暖，豐富自己的產(chǎn)品線以進(jìn)軍廣泛的市場(chǎng)。陸陸續(xù)續(xù)誕生了一些FPGA廠商，如京微雅閣、安路、同創(chuàng)、高云半導(dǎo)體等公司，都先后推出自己的FPGA芯片，有的已經(jīng)在商用，有的在大公司進(jìn)行樣品認(rèn)定和試驗(yàn)項(xiàng)目，這是一個(gè)很好的信號(hào)，2018年專利申請(qǐng)量達(dá)到944件，可以預(yù)見未來幾年內(nèi)FPGA設(shè)計(jì)技術(shù)專利申請(qǐng)還會(huì)出現(xiàn)較大增長(zhǎng)。

圖4 FPGA設(shè)計(jì)專利國(guó)內(nèi)申請(qǐng)和公開趨勢(shì)

如圖5所示，國(guó)內(nèi)FPGA設(shè)計(jì)專利申請(qǐng)地域分布圖可以看出，顏色越深，專利申請(qǐng)量越大，國(guó)內(nèi)申請(qǐng)主要的地域分布在北京、江蘇、四川、廣東、上海等省市，專利申請(qǐng)量分別有1236件、1029件、829件、736件、694件。主要集中在經(jīng)濟(jì)發(fā)達(dá)的地區(qū)和科教資源豐富的地區(qū)，孕育出了一大批行業(yè)內(nèi)的優(yōu)秀企業(yè)，如紫光國(guó)芯微電子股份有限公司、上海安陸信息科技有限公司、京微齊力（北京）科技有限公司等。國(guó)外來華布局專利共132件，其中美國(guó)布局87件，占比65.9%，美國(guó)在該領(lǐng)域內(nèi)的專利影響力可見一斑。

圖5 國(guó)內(nèi)FPGA設(shè)計(jì)專利申請(qǐng)地域分布

如圖6所示，國(guó)內(nèi)FPGA設(shè)計(jì)技術(shù)專利申請(qǐng)申請(qǐng)人以企業(yè)和科研院所為主，占比總量的73.3%，如圖7中，排名靠前的企業(yè)有中國(guó)電子科技集團(tuán)第四十一研究所、鄭州云海信息技術(shù)有限公司、中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所、中興通訊股份有限公司等。FPGA設(shè)計(jì)技術(shù)偏向于基礎(chǔ)類研究，高校申請(qǐng)人也占據(jù)較大的比例，雖然參與研發(fā)的高校數(shù)量不多，但是各個(gè)高校的研發(fā)實(shí)力不容小視，如圖8中，北京航空航天大學(xué)、電子科技大學(xué)、西安電子科技大學(xué)排名前三。

圖6 國(guó)內(nèi)FPGA設(shè)計(jì)專利申請(qǐng)人構(gòu)成

圖7 國(guó)內(nèi)高校FPGA專利申請(qǐng)排名

圖8 國(guó)內(nèi)企業(yè)及科研院所FPGA專利申請(qǐng)排名

濟(jì)南浪潮高新科技投資發(fā)展有限公司申請(qǐng)的專利CN202010843822.1[11]“基于FPGA的多通道信號(hào)發(fā)生器輸出波形同步的系統(tǒng)及方法”，公開了一種基于FPGA的多通道信號(hào)發(fā)生器輸出波形同步的系統(tǒng)及方法，屬于信號(hào)發(fā)生器信號(hào)輸出幅度校準(zhǔn)領(lǐng)域，本發(fā)明要解決的技術(shù)問題為如何在輸出信號(hào)時(shí)消除偏移誤差和增益誤差，采用的技術(shù)方案為：該系統(tǒng)包括FPGA芯片、上位機(jī)及DAC芯片；FPGA芯片內(nèi)設(shè)置有輸出校準(zhǔn)模塊，輸出校準(zhǔn)模塊包括PCIE接口、DDR接口、數(shù)據(jù)位寬處理單元、DSP單元、數(shù)據(jù)解析單元及DAC PHY層。該方法是上位機(jī)通過PCIE接口發(fā)送控制數(shù)據(jù)的指令和數(shù)據(jù)給FPGA芯片并進(jìn)行更改，F(xiàn)PGA根據(jù)指令利用FPGA芯片的可編程性對(duì)源波形數(shù)據(jù)進(jìn)行控制及更改，并對(duì)輸出的數(shù)據(jù)進(jìn)行變換，已達(dá)到輸出的波形幅度接近理論輸出的實(shí)際值。

中國(guó)科學(xué)院合肥物質(zhì)科學(xué)研究院申請(qǐng)的專利CN202010778277.2[12]“一種延時(shí)電路及基于fpga鎖相環(huán)的延時(shí)方法”，具體是涉及一種延時(shí)電路及基于fpga鎖相環(huán)的延時(shí)方法。所述延時(shí)電路包括第一延時(shí)單元和第二延時(shí)單元，所述第一延時(shí)單元的輸出端與第二延時(shí)單元的輸入端電連接；所述第一延時(shí)單元用于產(chǎn)生時(shí)鐘脈沖周期整數(shù)倍的延時(shí)信號(hào)；所述第二延時(shí)單元用于將第一延時(shí)單元輸出的延時(shí)信號(hào)再延時(shí)小于時(shí)鐘脈沖周期的延時(shí)信號(hào)。分別進(jìn)行時(shí)鐘脈沖周期整數(shù)延時(shí)和精確到時(shí)鐘脈沖周期之內(nèi)的延時(shí)，能夠提高延時(shí)的精度，適用于各種高精度觸發(fā)系統(tǒng)中。

深圳市紫光同創(chuàng)電子有限公司申請(qǐng)的專利CN202010681872.4[13]“數(shù)據(jù)路徑的修復(fù)方法、FPGA電路、FPGA電路設(shè)計(jì)裝置”，提供了一種數(shù)據(jù)路徑的修復(fù)方法、FPGA電路、FPGA電路設(shè)計(jì)裝置，涉及FPGA電路設(shè)計(jì)技術(shù)領(lǐng)域，可增大數(shù)據(jù)信號(hào)的延時(shí)，避免因違例時(shí)序電路影響FPGA電路的功能。該數(shù)據(jù)路徑的修復(fù)方法，包括：當(dāng)FPGA電路中的時(shí)序路徑為違例時(shí)序路徑時(shí)，重新對(duì)所述時(shí)序路徑中的至少一條內(nèi)部連線進(jìn)行迭代布線，以延長(zhǎng)所述時(shí)序路徑的長(zhǎng)度，直至所述時(shí)序路徑修復(fù)成功或達(dá)到預(yù)設(shè)迭代次數(shù)；其中，所述FPGA電路包括多個(gè)布線單元，每個(gè)所述內(nèi)部連線為一個(gè)所述布線單元中的一條連線。

復(fù)旦大學(xué)和上海新氦類腦智能科技有限公司合作申請(qǐng)的專利CN202010700170.6[14]“基于FPGA的用于提高BCPNN速度的設(shè)計(jì)方法”，公開了基于FPGA的用于提高BCPNN速度的設(shè)計(jì)方法，涉及人工智能技術(shù)領(lǐng)域，通過模塊化設(shè)計(jì)，在硬件上對(duì)BCPNN中的突觸狀態(tài)的變量、權(quán)重以及偏置進(jìn)行更新；通過查找表，在FPGA上實(shí)現(xiàn)指數(shù)運(yùn)算；通過并行算法，對(duì)BCPNN中的突觸狀態(tài)的權(quán)重及偏置更新過程實(shí)現(xiàn)速度提升；通過加法器和乘法器的模塊復(fù)用，在保持相同計(jì)算性能的情況下降低資源開銷。本發(fā)明提供的方法不僅具有更高的計(jì)算性能，同時(shí)也具有較高的計(jì)算準(zhǔn)確度，可有效提高BCPNN的權(quán)重及偏置更新速度。

電子科技大學(xué)申請(qǐng)的專利CN202010695957.8[15]“一種基于FPGA的二維有序統(tǒng)計(jì)恒虛警檢測(cè)器實(shí)現(xiàn)方法”，涉及一種基于FPGA的二維有序統(tǒng)計(jì)恒虛警檢測(cè)器實(shí)現(xiàn)方法。本發(fā)明的方法從二維功率矩陣輸入開始，每個(gè)時(shí)鐘周期都進(jìn)行檢測(cè)，降低數(shù)據(jù)緩存反復(fù)讀取時(shí)延，能有效提高檢測(cè)速度。針對(duì)傳統(tǒng)OS-CFAR(有序統(tǒng)計(jì)恒虛警)排序過程計(jì)算量大情況，采用并行比較完成FPGA實(shí)現(xiàn)方法降低排序復(fù)雜度。充分考慮模塊的復(fù)用性，通過移位寄存器組完成二維滑窗結(jié)構(gòu)設(shè)置，實(shí)現(xiàn)二維OS-CFAR檢測(cè)，可節(jié)省FPGA的BRAM內(nèi)存資源和DSP資源。

4 技術(shù)構(gòu)成分析

4.1 架構(gòu)設(shè)計(jì)

通用FPGA架構(gòu)由三種類型的模塊組成，即可配置邏輯塊CLB（Configurable Logic Block）、開關(guān)矩陣/互連線、可編程輸入輸出單元IOB（Input Output Block）。

如圖9所示，F(xiàn)PGA架構(gòu)設(shè)計(jì)專利申請(qǐng)整體呈上升趨勢(shì)，國(guó)外技術(shù)研發(fā)較早，技術(shù)研發(fā)的高峰在2000年以前，1998年專利申請(qǐng)量最高達(dá)到165件。2000年以后國(guó)外專利申請(qǐng)量有所下滑，此時(shí)國(guó)內(nèi)的技術(shù)發(fā)展處于萌芽期，經(jīng)過了幾年的發(fā)展，2009年后國(guó)內(nèi)專利申請(qǐng)量超過國(guó)外，增長(zhǎng)迅速，2019年國(guó)內(nèi)申請(qǐng)量達(dá)到歷年最高，為158件。

圖9 FPGA架構(gòu)設(shè)計(jì)技術(shù)專利申請(qǐng)趨勢(shì)

從圖10中三大架構(gòu)2000年后分別的專利申請(qǐng)趨勢(shì)來看，CLB的專利申請(qǐng)中，國(guó)外專利從始至終占據(jù)較多的份額，國(guó)內(nèi)技術(shù)真正發(fā)展于2005年后，且專利申請(qǐng)量較少。SWB的專利申請(qǐng)量國(guó)內(nèi)外對(duì)比可以看出，國(guó)內(nèi)申請(qǐng)量超過國(guó)外大約是在2010年后，目前國(guó)內(nèi)申請(qǐng)量已經(jīng)遙遙領(lǐng)先于國(guó)外?？删幊蘄O的專利申請(qǐng)趨勢(shì)可以看出，國(guó)內(nèi)在2000年初就已經(jīng)有少量的專利申請(qǐng)出現(xiàn)，但是發(fā)展相對(duì)較慢，2008年后，國(guó)內(nèi)申請(qǐng)量逐漸超過國(guó)外。

圖10 FPGA架構(gòu)設(shè)計(jì)技術(shù)專利申請(qǐng)趨勢(shì)

4.2 模塊設(shè)計(jì)

模塊設(shè)計(jì)主要分為以下幾個(gè)部分：數(shù)字信號(hào)處理DSP、嵌入式塊RAM（BRAM）、以太網(wǎng)媒體訪問控制EMAC、高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)PCIe、數(shù)據(jù)方向寄存器DDR、串行器/解串器SERDES、鎖相環(huán)PLL。

如圖11所示，F(xiàn)PGA模塊設(shè)計(jì)專利申請(qǐng)整體呈上升趨勢(shì)，2007年以前，國(guó)外專利申請(qǐng)量遠(yuǎn)高于國(guó)內(nèi)，2007年以后，國(guó)內(nèi)超過國(guó)外并不斷拉開差距，從圖12中各個(gè)模塊分別的專利申請(qǐng)趨勢(shì)來看，國(guó)外在BRAM、EMAC、SERDES等模塊專利布局較多，目前的有效專利數(shù)量超過國(guó)內(nèi)，在DSP、PCIe、DDR、PLL等模塊方面，國(guó)內(nèi)大致都在2010年左右超過國(guó)外，尤其是DSP和DDR模塊，90%以上的專利申請(qǐng)均來自中國(guó)。

圖11 FPGA模塊設(shè)計(jì)技術(shù)專利申請(qǐng)趨勢(shì)

圖12 FPGA各個(gè)模塊設(shè)計(jì)技術(shù)專利申請(qǐng)趨勢(shì)

5 結(jié)語

FPGA有著比較廣泛的應(yīng)用，比如安防領(lǐng)域的視頻編碼解碼等協(xié)議在前端數(shù)據(jù)采集和邏輯控制的過程中可以利用FPGA處理。工業(yè)領(lǐng)域主要采用規(guī)模較小的FPGA，滿足靈活性的需求。另外，由于FPGA具有比較高的可靠性，因此在軍工以及航天領(lǐng)域也有比較廣泛的應(yīng)用。未來，隨著技術(shù)的不斷完善，相關(guān)工藝將會(huì)完成升級(jí)改造，在諸多新型行業(yè)比如大數(shù)據(jù)等，F(xiàn)PGA將會(huì)有更為廣泛的應(yīng)用前景。伴隨5G網(wǎng)絡(luò)的建設(shè)，初期會(huì)大量應(yīng)用FPGA，人工智能等新型的領(lǐng)域也會(huì)更多的用到FPGA。

專利文獻(xiàn)作為及時(shí)、準(zhǔn)確的技術(shù)資料和法律資料，在FPGA技術(shù)研究時(shí)，及時(shí)進(jìn)行有關(guān)檢索和查閱，了解公開的最新技術(shù)，更可以避免重復(fù)研究，規(guī)避侵權(quán)風(fēng)險(xiǎn)，從戰(zhàn)略和戰(zhàn)術(shù)上迅速搶占研究的制高點(diǎn)，掌握核心技術(shù)，提升核心競(jìng)爭(zhēng)力，為我國(guó)FPGA技術(shù)做出貢獻(xiàn)。