摘要：本文介紹了基于FPGA的前端信號采樣系統(tǒng)設計。采用zynq7020款FPGA設計一個采樣系統(tǒng)，利用Verilog語言設計狀態(tài)機來實現(xiàn)對高速AD轉換的控制，同時通過底層連線控制時序邏輯。由于FPGA器件的特性是對于高速信號處理具有處理快、準確度高的特點，可以實現(xiàn)高速工作，因此在近些年的高速通信領域受到青睞。同時在信號處理中的基本調制、解調、倍頻、FFT轉換等流程在FPGA中通過數(shù)字處理方法簡化了外圍電路的設計。比如我們普通DDS信號的處理，由于信號的頻率一般都是兆級，為了保證信號在傳輸過程中的不失真性，AD采樣要達到高速采樣的要求。

關鍵詞：高頻通信;FPGA;有限狀態(tài)機

引言

FPGA是近年來廣泛應用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、在線系統(tǒng)可編程等優(yōu)點，為數(shù)字系統(tǒng)的設計帶來了突破性變革，大大推動了數(shù)字系統(tǒng)設計的單片化、自動化，提高了單片數(shù)字系統(tǒng)的設計周期、設計靈活性和可靠性。在超高速信號處理和實時測控方面有非常廣泛的應用。

1 信號采樣的通信系統(tǒng)的組成

本系統(tǒng)硬件電路包括FPGA、AD轉換電路，軟件設計包括FFT、調制混頻器。由于采樣信號中要考慮到小信號調理過程，所以需要設計信號的放大和濾波電路。系統(tǒng)組成部分如圖1所示：

用狀態(tài)機來實現(xiàn)對高速AD的控制，這樣電路實現(xiàn)比較簡單，可以實現(xiàn)多個通道同時對信號采集。同時采用FIFO模塊，讓數(shù)字數(shù)據(jù)先存到隊列中，一邊往隊列中寫數(shù)據(jù)，一邊從隊列中讀數(shù)據(jù)，這樣就對數(shù)字數(shù)據(jù)起了一個高速緩存的作用，更加快了整個系統(tǒng)的運行速度。狀態(tài)機容易構成性能良好的同步時序邏輯模塊，F(xiàn)IFO隊列的讀寫操作只需要一個周期就可以完成，起到高速緩存的作用，這樣更加快了整個系統(tǒng)的運行速度，更加有效地利用FPGA芯片的資源。

2 單元電路的設計

2.1 有源濾波器的設計

有源濾波器的設計，就是根據(jù)所給定的指標要求，確定濾波器的階數(shù)n，選擇具的電路形式，算出電路中各元件的具體數(shù)值，安裝電路和調試，使設計的濾波器滿足指標要求，有源帶通濾波電路分成兩個部分，高通部分和低通部分，圖2是高通濾波器，圖3是低通濾波器。

音頻信號經(jīng)過音頻放大電路放大后就進入了上圖的電路。經(jīng)過20HZ-20KHZ的帶通濾波電路進行濾波。

2.2 FPGA部分

2.2.1通道選取模塊

通過CNT[0]到CNT[2]來選擇相應的通道，CD4051的輸出就是最后要進行AD采樣的音頻信號。例如：若CNT[0]CNT[1]CNT[2]=“000”，則選擇第一通道音頻信號進行AD采樣。這個部分實現(xiàn)的重點是對數(shù)字鎖存信號記數(shù)，計數(shù)器的輸出作為CD4051的通道選擇地址。

2.2.2 FIFO模塊

本設計是FPGA直接控制高速信號采集，在完成對一個周期的采樣后，將數(shù)據(jù)存儲到存儲器中，然后從存儲器中讀出數(shù)據(jù)并進行FFT的轉換。相比于其他存儲單元，F(xiàn)IFO更適合與用做高速AD采樣的數(shù)據(jù)存儲器，因為FIFO的寫入時間只有一個時鐘周期，因此決定使用LPM_FIFO作為采樣存儲器。在MAX+PlusⅡ中，進入LPM元件定制器界面，按照電路需要設計各個參數(shù)，最后完成FIFO的設計，通過調用生成的圖形來調用FIFO隊列模塊。

2.2.3 FFT模塊

在計算交流信號幅度的時候，可以使用傅里葉變換（DFT），而快速傅里葉變化，在求整個頻譜的情況下使用較少的變量，更少的計算過程。對于摸個特定的諧波幅度的求解，DFT與FFT一致，沒差別。FPGA中的FFT設計直接調用IP核計算，將高8位和低8位分別輸出實部和虛部即可，F(xiàn)PGA的高速運算能力可以快速完成FFT并且輸出需要結果。

2.2.4 調制模塊

設計調制模塊需要借助于matlab進行調制參數(shù)的相關設計，然后調用FPGA中的調制IP核即可完成任務。需要注意的是在設計過程中需要找到合理的調制范圍，載波信號的過高過低均會影響到調制效果，同時從使用性的角度考慮要注意與接收端的解調模塊做到相匹配的關系。

3 結束語

本次設計采用FPGA實現(xiàn)采樣系統(tǒng)，從而系統(tǒng)具有高速、穩(wěn)定、低功耗等特點，模擬信號經(jīng)放大器放大后，進入濾波器進行濾波，濾掉高頻干擾信號和低頻干擾信號的干擾，然后進入AD9280進行AD采樣，采樣后的16位數(shù)據(jù)通過一個FIFO隊列存儲，并進行了FFT運算和AM過程，最后通過串口將相關信號進行發(fā)送。本系統(tǒng)基本達到了預期的設計，前端采樣處理對于后續(xù)的數(shù)據(jù)控制十分重要，特別是在控制系統(tǒng)上的應用，通過把模擬信號采集到微機或者控制部分，根據(jù)采集的數(shù)據(jù)來對系統(tǒng)進行相應的控制，本次設計充分利用了FPGA的高速特性將數(shù)據(jù)量大的FFT計算放入FPGA中，充分利用了其資源配置。

參考文獻：

[1]張亦華.數(shù)字電路EDA入門—VHDL程序實例集[M].北京：北京郵電大學出版社，2003.3

[2]李洋.EDA技術實用教程[M].北京：機械工業(yè)出版社，2004.7

[3]肖蕙蕙.傅曉林.數(shù)字電子技術基礎[M].重慶：重慶大學出版社，2002.10

[4]張凱.VHDL實例剖析[M].北京：國防工業(yè)出版社，2004.1

[5]姜立東.VHDL語言程序設計及應用（第2版）[M].北京：北京郵電大學出版社，2004.6

作者簡介：楊浩然，2000年2月19日，男，甘肅天水，本科生，專業(yè)電子科學與技術。