邱楓 宛操 羅雄耀 鄧帥 徐濤濤 梅術(shù)聰

0 引言

毫米波通常指的是波長為10～1 mm范圍內(nèi)的電磁波，其對應(yīng)的頻率為30～300 GHz.盡管對于毫米波的研究早在1889年就已提出，然而受材料、制造工藝、測試儀表的限制以及毫米波功率源等關(guān)鍵部件的不成熟，毫米波通信技術(shù)的發(fā)展較為緩慢.自20世紀(jì)70年代起，隨著先進(jìn)半導(dǎo)體器件的開發(fā)以及集成電路工藝的發(fā)展，使得器件性能大幅提升，生產(chǎn)成本大幅降低，毫米波通信技術(shù)也得到了較快速的發(fā)展與普及.

隨著近年來微波6 GHz以下頻段(sub-6 GHz)日益擁擠，其嚴(yán)重受限的帶寬和較嚴(yán)重的干擾難以滿足對無人駕駛、工業(yè)物聯(lián)網(wǎng)等新興應(yīng)用對于高速率、低時(shí)延通信的要求.毫米波通信以其大帶寬和豐富干凈的頻譜資源成為無線通信發(fā)展的重要方向.相較于sub-6 GHz頻段通信，毫米波通信具有極寬的帶寬，可以獲得更快的數(shù)據(jù)傳輸速率；此外，毫米波通信可大幅縮小天線尺寸，便于實(shí)現(xiàn)大規(guī)模陣列集成；同時(shí)，毫米波通信往往利用窄波束進(jìn)行傳輸，相較于sub-6 GHz頻段的全向輻射，提高了通信的安全性.

然而，毫米波通信也存在不可避免的缺點(diǎn):傳輸衰減嚴(yán)重.與sub-6 GHz頻段信號相比,毫米波信號在惡劣的氣候條件下，尤其是降雨時(shí)的衰減要大許多，嚴(yán)重影響傳播效果.針對毫米波通信傳輸損耗大的問題，目前廣泛采用的是Massive MIMO和波束賦形技術(shù)，可進(jìn)行空分復(fù)用，形成較窄波束，降低干擾，提升信噪比和功率效率.在實(shí)際場景部署中,可借助多通道和多天線的收發(fā)增強(qiáng)對基站上下行覆蓋進(jìn)行增強(qiáng)，針對高低層建筑以及線狀路面提供差異化的覆蓋方案.

為了實(shí)現(xiàn)Massive MIMO 和波束賦形技術(shù)，毫米波的收發(fā)前端電路與sub-6 GHz頻段的收發(fā)前端電路也有著較大的區(qū)別并具有以下特點(diǎn):

1)大規(guī)模的收發(fā)通道數(shù)量.由于采用了Massive MIMO 技術(shù)，毫米波收發(fā)前端包含了更多的收發(fā)通道，以實(shí)現(xiàn)窄波束、高效率傳輸.然而由于通道數(shù)量的增加，系統(tǒng)的復(fù)雜度、功耗、成本也相應(yīng)地提高，因此目前有部分研究集中在如何簡化毫米波收發(fā)前端的架構(gòu)，使其在保證性能的基礎(chǔ)上，實(shí)現(xiàn)低功耗、低成本和小型化.

2)電路設(shè)計(jì)對尺寸更為敏感，需求的加工精度高.由于毫米波的波長較小，其性能對于尺寸較為敏感，因此增加了毫米波電路設(shè)計(jì)的難度，同時(shí)也對加工的精度提出了更高的要求.

3)對于移相精度要求高.由于采用了波束賦形技術(shù)，因此需要高精度的相位以實(shí)現(xiàn)對波束方向的準(zhǔn)確控制.

4)與天線集成.在微波頻段，由于天線的尺寸較大，很難和前端電路集成，而毫米波較小的波長，極大地縮減了天線的尺寸，方便了天線的集成.目前天線的集成包括片上天線集成、封裝天線集成和混合集成等方式.

本文將介紹近年來的毫米波通信收發(fā)前端和毫米波雷達(dá)收發(fā)前端的一些新的技術(shù).

1 毫米波通信收發(fā)前端進(jìn)展

本節(jié)介紹毫米波通信收發(fā)前端的一些最新技術(shù)，包括新型的毫米波頻率源、雙向毫米波的收發(fā)前端架構(gòu)、本振(LO)移相毫米波收發(fā)前端架構(gòu)、TDD/FDD/FD毫米波收發(fā)前端、毫米波收發(fā)前端的天線技術(shù).

1.1 毫米波頻率源

頻率源是收發(fā)機(jī)中的重要組成部分，可以提供信道的載波頻率，為信號調(diào)制(如FMCW、兩點(diǎn)調(diào)制等)提供參考信號.應(yīng)用于毫米波收發(fā)機(jī)的頻率源面臨著低相噪、高頻、寬帶三方面的挑戰(zhàn)，電路設(shè)計(jì)人員通常需要在這三者之間做權(quán)衡.目前常見毫米波頻率源實(shí)現(xiàn)方案有兩種:

第一種方案是直接使用工作在毫米波頻段的鎖相環(huán)，包括模擬鎖相環(huán)[1-4]、數(shù)字鎖相環(huán)[5-7].2018年，瑞典隆德大學(xué)的Ek等在IEEEJournalofSolid-StateCircuit雜志上發(fā)表了一款用于5G毫米波頻段收發(fā)機(jī)的頻率源系統(tǒng)[1]，如圖1所示，通過對PLL產(chǎn)生的信號進(jìn)行上變頻和下變頻以得到需要的信號頻率，這樣的好處是可以減小頻率源系統(tǒng)的高頻生成壓力，同時(shí)降低正交精度要求，壓控振蕩器(VCO)只需要輸出載波頻率的2/3就可以了.在接收機(jī)中，從天線接收到的24.5～29.5 GHz的信號與PLL產(chǎn)生的本振信號進(jìn)行第一次混頻，可以得到中頻(IF)信號，約為載波頻率的1/3.IF信號再經(jīng)由正交混頻器進(jìn)行下變頻到基帶信號，此時(shí)本振信號由PLL輸出信號經(jīng)過二分頻之后提供.在發(fā)射機(jī)中，信號變化方向正好相反，首先是將正交基帶信號上變頻后得到IF信號，然后再將IF信號與PLL輸出信號混頻后得到的上變頻信號即為載波信號.這種方案整體框架簡單，VCO的帶內(nèi)噪聲得到了較好的抑制，但是由于輸出頻率與參考頻率之間相差太大，即分頻比太高，會導(dǎo)致PLL輸出相噪高，惡化接收機(jī)信噪比.另外，由于VCO工作在毫米波頻段，要想實(shí)現(xiàn)較寬的帶寬對設(shè)計(jì)來說也是一個(gè)挑戰(zhàn).

圖1 用于5G毫米波頻段收發(fā)機(jī)的頻率源系統(tǒng)芯片照片(左)及其系統(tǒng)框圖(右)[1]Fig.1 Die photograph of PLL (left) and system architecture (right) for 5G millimeter-wave transceiver[1]

第二種方案是對低頻鎖相環(huán)的輸出進(jìn)行倍頻得到毫米波頻段的信號，這是目前毫米波頻率源最常用的方案[8-14].在2021年的International Solid-State Circuits Conference(ISSCC)上，加州大學(xué)伯克利分校的Naviasky等發(fā)表的一篇28 nm CMOS工藝加工、工作在71～86 GHz的多用戶波束成形接收機(jī)即采用該方案[11].如圖2所示，整數(shù)型Ⅱ型鎖相環(huán)的參考信號為3～3.5 GHz，VCO輸出信號為24～28 GHz，經(jīng)過注入鎖定三倍頻器(ILFT)變換之后得到65.5～87 GHz的射頻信號，之后利用λ/4傳輸線對該信號進(jìn)行功率分配分別進(jìn)入不同的通道.為了實(shí)現(xiàn)更高的頻率，也有級聯(lián)多級倍頻器的情況[12].數(shù)字鎖相環(huán)也可以用于這種方案[15].除此之外，如文獻(xiàn)[8-10]所示，三倍頻也可以通過PLL輸出信號與正交注入鎖定振蕩器(QILO)耦合后實(shí)現(xiàn).使用第二種方案的好處在于避免設(shè)計(jì)高頻VCO，倍頻器的引入帶來的噪聲惡化很小，因此可以得到更好的相噪特性.但是第二方案依舊沒有解決寬帶的問題.

圖2 工作在71～86 GHz的多用戶波束成形接收機(jī)頻率源的系統(tǒng)框圖(a)和接收機(jī)芯片(b)[11]Fig.2 Frequency synthesizer used in 71-86 GHz multi-user beamforming integrated receiver,system architecture (a) and die photograph of receiver (b)[11]

1.2 毫米波雙向收發(fā)前端

2020年，東京工業(yè)大學(xué)的 Pang 等[15]采用標(biāo)準(zhǔn) 65 nm CMOS 工藝實(shí)現(xiàn)了一款利用雙向中和差分放大技術(shù)的 28 GHz 相控陣波束形成收發(fā)機(jī)(圖3)，適用于5G毫米波雙極化多輸入多輸出(DP-MIMO)系統(tǒng).在這項(xiàng)工作中提出了一種新型的雙向中和差分放大技術(shù)，把發(fā)射鏈路與接收鏈路的有源放大單元對向連接，將自身的晶體管寄生電容作為對向鏈路的中和電容，并且共用匹配網(wǎng)絡(luò)，通過尾電流源作為開關(guān)控制電路工作在發(fā)射或接收狀態(tài).這樣的設(shè)計(jì)能夠?qū)崿F(xiàn)發(fā)射機(jī)和接收機(jī)共享完全相同的電路鏈，顯著減小芯片面積，降低設(shè)計(jì)成本.此外，該項(xiàng)工作中還將 4H(水平極化)+4V(垂直極化)相控陣波束形成收發(fā)機(jī)芯片用于16H+16V 的雙極化子陣列模塊中，每個(gè)子陣列模塊均由4個(gè)4H+4V芯片組成.兩個(gè)子陣列模塊就能夠?qū)崿F(xiàn)-50° 至 +50° 的波束掃描以及 45.6 dBm 的飽和等效全向輻射功率(EIRP)，并且在 1 m 距離內(nèi)，模塊可以支持 15 Gb/s 的最大單載波(SC)模式數(shù)據(jù)速率以及 256-QAM中的 5G 新空口下行鏈路分組傳輸，而單元波束形成器所需的核心面積僅為 0.58 mm2.

圖3 28 GHz雙向相控陣波束形成收發(fā)機(jī)前端的電路框圖(a)和芯片照片(b)[15]Fig.3 28 GHz bi-directional beamforming phased-array transceiver front-end,block diagram (a) and die photograph (b)[15]

2021年，清華大學(xué)的Zhu 等[16]采用 65 nm CMOS 工藝實(shí)現(xiàn)了一款基于耦合開關(guān)的W波段雙向收發(fā)機(jī)前端(圖4)，適用于W波段毫米波成像雷達(dá)和通信系統(tǒng).在這項(xiàng)工作中，提出一種新型的基于耦合的發(fā)射/接收(T/R)切換開關(guān)來控制通道工作在發(fā)射或接收狀態(tài)，解決了傳統(tǒng)λ/4 傳輸線T/R切換開關(guān)體積龐大以及需要附加額外匹配網(wǎng)絡(luò)的問題.此外，還分別提出了新型、高性能基于耦合的移相器和衰減器，實(shí)現(xiàn)高分辨率移相以及穩(wěn)定的增益控制功能.測試結(jié)果表明，該系統(tǒng)的3 dB帶寬為 92～97 GHz，接收增益達(dá)到 25.2 dB，噪聲系數(shù)小于 9 dB，發(fā)射增益達(dá)到 34.9 dB，飽和輸出效率為 15.1 dBm 以及飽和 PAE達(dá)到12.3%，整體芯片面積僅為 0.99 mm2，是一款結(jié)構(gòu)緊湊且性能良好的毫米波雙向收發(fā)機(jī)前端.

圖4 W波段雙向收發(fā)機(jī)前端的電路框圖(a)和芯片照片(b)[16]Fig.4 W-band bi-directional transceiver front-end,block diagram (a) and die photograph (b)[16]

1.3 毫米波本振移相收發(fā)前端

為了實(shí)現(xiàn)相控陣波束賦形，相位控制可應(yīng)用于射頻端、本振端或數(shù)字基帶端.射頻移相結(jié)構(gòu)以其面積小、功耗低、可共享性等優(yōu)點(diǎn)被廣泛應(yīng)用于毫米波收發(fā)機(jī)系統(tǒng)中，然而射頻相移通常導(dǎo)致增益變化從而影響波束質(zhì)量.基帶移相具有最高的靈活性，但隨著陣列規(guī)模增大從而導(dǎo)致系統(tǒng)復(fù)雜度和直流功耗顯著提升.本振端的移相結(jié)構(gòu)因?yàn)橐葡嗥鞯牟迦霌p耗、非線性不會直接影響射頻前端性能，因此可以在不提高復(fù)雜度的前提下實(shí)現(xiàn)非常精細(xì)的波束轉(zhuǎn)向分辨率以及增益不變的相位調(diào)諧[17-20].

2017年， Wu等[18]基于65 nm體硅CMOS工藝實(shí)現(xiàn)了具有波束賦形校準(zhǔn)的4通道60 GHz相控陣接收機(jī)芯片，如圖5所示.該項(xiàng)工作采用二次變頻的方式，第一級LO由移相器和注入鎖定倍頻器組成的相移生成鏈產(chǎn)生，這種結(jié)構(gòu)使得移相器只需要實(shí)現(xiàn)從-30° 到30°線性移相即可產(chǎn)生-90°到90°有效相位范圍的LO輸出，從而消除了傳統(tǒng)注入鎖定移相器中線性差和相位調(diào)諧斜率高的問題，同時(shí)有效抑制了輸出振幅的變化.第二級LO采用片上多相濾波器將不同LO轉(zhuǎn)換為正交信號，然后驅(qū)動正交注入鎖定振蕩器.通過順序執(zhí)行增益均衡、LO1的精確線性相移調(diào)諧和LO2的I/Q校準(zhǔn)實(shí)現(xiàn)波束賦形的校準(zhǔn).對于22.5°的相鄰?fù)ǖ老辔徊?，?jīng)過校準(zhǔn)后相位失配和幅度失配分別由±20°和±2 dB減小到±0.6°和±1.1 dB，合成的4通道陣列方向圖的峰空比從17.5 dB提高到28.5 dB.

圖5 4通道60 GHz相控陣接收機(jī)芯片[18]Fig.5 4-element 60 GHz phased-array receiver chip [18]

2019年，東京工業(yè)大學(xué)的Pang等[19]采用標(biāo)準(zhǔn) 65 nm CMOS 工藝開發(fā)了一款基于本振移相結(jié)構(gòu)的4通道28 GHz相控陣收發(fā)機(jī)芯片，如圖6所示.本振移相結(jié)構(gòu)可以抑制相位調(diào)諧過程中引起的增益變化和旁瓣再生.該項(xiàng)工作實(shí)現(xiàn)了小于0.2 dB射頻增益變化和0.3°相位誤差的準(zhǔn)連續(xù)相位調(diào)諧.為了實(shí)現(xiàn)精細(xì)的移相步驟，該項(xiàng)工作中設(shè)計(jì)的LO生成電路首先將24 GHz LO經(jīng)相位濾波器產(chǎn)生四相信號，再經(jīng)由象限選擇器選擇后進(jìn)入移相器，從而移相器只需覆蓋90°的移相范圍，實(shí)現(xiàn)了線性和高分辨率的相位調(diào)諧.該項(xiàng)工作在-50°到50°的精確波束控制下實(shí)現(xiàn)了小于9 dB的旁瓣電平，在0°時(shí)達(dá)到了39.8 dBm的飽和等效各向同性輻射功率.

圖6 4通道28 GHz相控陣收發(fā)機(jī)芯片[19]Fig.6 4-element 28 GHz phased-array transceiver chip [19]

2020年，東京工業(yè)大學(xué)的Wang等[20]同樣基于本振移相結(jié)構(gòu)設(shè)計(jì)了一款包含4個(gè)子陣列收發(fā)單元的64元39 GHz相控陣收發(fā)機(jī)芯片，該芯片內(nèi)置了相位和幅度校準(zhǔn)，允許在相位校準(zhǔn)過程中具有恒定增益特性，實(shí)現(xiàn)了在360°全調(diào)諧范圍內(nèi)0.04 dB的最大增益變化.該項(xiàng)工作中提出了一種相位數(shù)字轉(zhuǎn)換器和高分辨率相位檢測機(jī)制，T/RX在RF級的相位和幅度信息可以向下傳遞到IF級，內(nèi)置校準(zhǔn)的測試精度為0.08°均方根相位誤差和0.01 dB均方根幅度誤差.此外還提出了一種用于LO饋通消除和通道間LO-LO隔離的偽單平衡混頻器，采用雙音信號輸入的平方律檢測器，從而不需要額外的LO輸入.由16片該芯片組成的相控陣收發(fā)機(jī)在1 m距離的OTA測試中，在5G NR 400 MHz 256QAM OFDMA調(diào)制方式下實(shí)現(xiàn)了-30 dBm EVM，并且飽和輸出下，其等效全向輻射功率為53 dBm.

圖7 4通道39 GHz相控陣收發(fā)機(jī)芯片[20]Fig.7 4-element 39 GHz phased-array transceiver chip [20]

1.4 TDD/FDD/FD毫米波收發(fā)前端

為了滿足增強(qiáng)移動寬帶、海量互聯(lián)網(wǎng)設(shè)備和超可靠低時(shí)延通信等場景的需要，5G通信采用靈活雙工以及全雙工工作模式.雙工工作模式，允許兩點(diǎn)之間同時(shí)在兩個(gè)方向上傳送信息.采用兩個(gè)不同的頻率用于發(fā)射和接收的稱為頻分雙工(FDD)，采用同一射頻，不同的時(shí)段分別傳送上、下行鏈路數(shù)據(jù)的稱為時(shí)分雙工(TDD).頻分雙工相對時(shí)分雙工技術(shù)更加成熟，而時(shí)分雙工可以節(jié)省一半的頻譜資源，提高頻譜利用率.不同于4G通信，5G時(shí)代很多應(yīng)用場景中上下行鏈路業(yè)務(wù)對頻率/時(shí)間資源的使用是隨時(shí)間動態(tài)變化、不對稱的.靈活的雙工就是動態(tài)地分配使用頻率或時(shí)間資源.全雙工則是使用相同的射頻同時(shí)進(jìn)行上下行鏈路信號的傳送，使系統(tǒng)的頻譜效率加倍.

時(shí)分雙工(TDD)系統(tǒng)依賴于片外發(fā)射/接收(T/R)開關(guān)，將RX與TX的高輸出功率隔離開來，而現(xiàn)有的片上T/R開關(guān)解決方案是窄帶或高損耗的.一項(xiàng)調(diào)查顯示在2017年以前已經(jīng)發(fā)布的SoC系統(tǒng)中，許多還沒有集成T/R或帶開關(guān)功能[21-24].

2017年，加利福尼亞大學(xué)的Xiao等[25]提出一種寬帶集成T/R開關(guān)技術(shù)，消除了信號通路中傳統(tǒng)的有損串聯(lián)T/R開關(guān)，如圖8所示，僅利用直流模式控制開關(guān)使TDD共存，系統(tǒng)將PA重新配置為LNA.在保持發(fā)射機(jī)功能和性能的同時(shí)，實(shí)現(xiàn)了擴(kuò)頻放大器到千兆赫寬帶LNA的轉(zhuǎn)換.在信號通路中沒有串聯(lián)RF開關(guān)，只有低頻模式控制開關(guān)的情況下，實(shí)現(xiàn)了射頻頻率下的TDD共存.在PA模式下，飽和輸出功率達(dá)到20 dBm，峰值漏極效率為32.7%.

圖8 采用PA復(fù)用技術(shù)TDD前端嵌入的收發(fā)機(jī)的電路框圖(a)和芯片照片(b)[25]Fig.8 The TDD transceiver embedded using PA multiplexing technology，schematic block (a) and chip micrograph (b)[25]

2019年，Rostomyan等[26]采用45 nm CMOS工藝，通過將4層PA輸出和電感源簡并級聯(lián)LNA輸入匹配網(wǎng)絡(luò)與T/R開關(guān)結(jié)合成一個(gè)網(wǎng)絡(luò)，如圖9所示，使TDD前端總體損失最小化并且提高了毫米波收發(fā)器的PA效率和降低了LNA噪聲系數(shù)(NF).PA達(dá)到23.6 dBm的飽和輸出功率，峰值功率增加效率28%，而LNA達(dá)到3.2 dB的NF.該T/R組件結(jié)構(gòu)具有較高的線性度，并能處理較大的PA輸出電壓波動.

圖9 采用開關(guān)匹配網(wǎng)絡(luò)TDD前端的收發(fā)機(jī)的系統(tǒng)框圖(a)和芯片照片(b)[26]Fig.9 The TDD transceiver using switch matching network,system block (a) and chip micrograph (b)[26]

同年，卡內(nèi)基梅隆大學(xué)的 Mondal 等[27]使用 65 nm CMOS 工藝實(shí)現(xiàn)了一款支持大規(guī)模多輸入多輸出時(shí)分雙工(MIMO-TDD)技術(shù)與載波聚合時(shí)分雙工(TDD)和頻分雙工(FDD)/全雙工(FD)技術(shù)，并具有自干擾消除功能的可重構(gòu)雙向 28/37/39 GHz毫米波前端收發(fā)系統(tǒng)(圖10).在該項(xiàng)工作中采用了同時(shí)支持 28/37/39 GHz 的雙向射頻前端收發(fā)機(jī)結(jié)構(gòu)，將發(fā)射功能與接收功能融合到同一電路鏈路中，從而促進(jìn)了多天線載波聚合(CA)或MIMOTDD 技術(shù)的使用，使得面積更加緊湊，成本降低.相較于傳統(tǒng)的 PC-HBF系統(tǒng)，F(xiàn)C-HBF系統(tǒng)能夠?qū)崿F(xiàn)自干擾消除(SIC)機(jī)制，使得該前端適用于 FDD/FD 多天線系統(tǒng)，可直接應(yīng)用于雙頻帶數(shù)字波束形成器(DBF).該系統(tǒng)工作在 RX/TX模式下的功耗分別為 37.5/116.2 mW，在 28/37/39 GHz 工作頻率下發(fā)射增益分別為 28.5/26.2/20.3 dB，飽和輸出功率達(dá)到 15.8/16.8/16.7 dBm，PAE為 20%/21.6%/22.2%,接收增益為 16.1/10.9/8.3 dB 以及 6.2/7.0/7.9 dB 的接收噪聲系數(shù).

圖10 28/37/39 GHz 毫米波前端收發(fā)系統(tǒng)芯片的系統(tǒng)框圖(a)和芯片照片(b)[27]Fig.10 The 28/37/39 GHz millimeter-wave transceiver chip,system block (a) and chip micrograph (b)[27]

1.5 毫米波收發(fā)前端的天線集成技術(shù)

收發(fā)機(jī)的實(shí)際應(yīng)用必然需要連接天線進(jìn)行信號的輻射和接收.適用于毫米波收發(fā)前端的天線有封裝天線和片上天線兩種.片上天線較封裝天線更加直接，芯片可以實(shí)現(xiàn)“零距離”互連.但是片上天線會大量占用芯片面積，對于先進(jìn)工藝而言成本增加較大；同時(shí)硅襯底損耗較高，例如65 nm的CMOS工藝襯底電導(dǎo)率約為10 S/m，天線輻射效率低.因此，對于目前的毫米波通信應(yīng)用，封裝天線是一種主流方案.

總體而言，對于完整集成封裝天線陣列的毫米波收發(fā)機(jī)的報(bào)道不是很多[28-30].2018年，LG電子的Kim等在JSSC上發(fā)表了一款封裝了2×4天線陣列的直接變頻收發(fā)機(jī)[31]，該收發(fā)機(jī)工作頻帶為28 GHz，采用CMOS 28 nm工藝制造，用于5G通信.如圖11a所示為收發(fā)機(jī)系統(tǒng)原理圖，圖11b為收發(fā)機(jī)與天線的封裝結(jié)構(gòu).收發(fā)機(jī)中天線采用Yagi結(jié)構(gòu)[32]，如圖12a所示，圖12b為2×4天線陣列，天線陣列帶有交叉極化雙饋電，封裝采用的是芯片級倒裝結(jié)構(gòu)[33].

圖11 帶有天線陣列的收發(fā)機(jī)的系統(tǒng)圖和(a)天線下方封裝的RFIC(b)[31]Fig.11 Transceiver with antenna array,schematic block (a)and packaged RFIC formed beneath the antenna array (b)[31]

圖12 折疊Yagi天線[32](a)和2×4天線陣列[33](b)Fig.12 Folded Yagi antenna[32](a) and 2×4 antenna array[33](b)

測試結(jié)果表明，該收發(fā)機(jī)工作頻率為25.8～28 GHz，發(fā)射機(jī)的EIRP可達(dá)31.5 dBm，輸入噪聲系數(shù)為6.7 dB.單個(gè)天線增益為4 dBi，8單元天線增益則為13 dBi.采用64QAM調(diào)制方式，發(fā)射到接收距離最大達(dá)到75 m.

2020年，加利福尼亞大學(xué)圣地亞哥分校的Nafe等[34]在IEEETransactionsonMicrowaveTheoryandTechniques上發(fā)表了一款2×64單元雙極化雙波束單孔徑相控陣5G收發(fā)機(jī)，如圖13所示.PCB上印有兩個(gè)獨(dú)立的威爾金森功率分配網(wǎng)絡(luò)，兩個(gè)收發(fā)機(jī)置于合路端口.圖14a所示為12層PCB板，第7到12層用于放置天線.在天線陣列里采用了2×2的小陣列，即次級陣列，可實(shí)現(xiàn)較好的交叉極化性能.

圖13 雙極化雙波束5G相控陣[34]Fig.13 2 × 64-element dual-polarized dual-beam 5G phased-array[34]

圖14 PCB堆疊結(jié)構(gòu)(a),收發(fā)機(jī)系統(tǒng)結(jié)構(gòu)(b)，芯片照片(c)[34]Fig.14 Stacked-up PCB structure (a),systen diagram of the transceiver (b),and chip micrograph (c)[34]

該收發(fā)機(jī)芯片采用0.18 μm SiGe BiCMOS工藝制造，工作頻率為28～32 GHz.接收機(jī)的噪聲系數(shù)為4.8 dB，輸入1 dB 壓縮點(diǎn)為-21 dBm，單芯片功耗為163 mW；發(fā)射機(jī)的輸出1 dB壓縮點(diǎn)在11～12 dBm之間，壓縮點(diǎn)處單芯片功耗為228 mW.2×2多輸入多輸出陣列測試時(shí)，64-QAM調(diào)制方式下的空口傳輸速率可達(dá)2×30 Gb/s.

前文提到的由東京工業(yè)Wang等[20,35]研發(fā)的收發(fā)機(jī)也集成了天線.圖15為PCB的正反面，該封裝采用了16個(gè)芯片收發(fā)機(jī)，天線陣列則采用了64陣列，一個(gè)芯片對應(yīng)4個(gè)天線，極化方式為單極化.

2 毫米波雷達(dá)進(jìn)展

隨著半導(dǎo)體技術(shù)的快速發(fā)展，極大地提升了硅基工藝晶體管的截止頻率，硅基毫米波雷達(dá)成為研究熱點(diǎn).近3年來，在調(diào)頻連續(xù)波(FMCW)雷達(dá)[36-39]、相控陣?yán)走_(dá)[40-42]方面以及支持多種模式的毫米波雷達(dá)[43]等方面取得了較大的研究進(jìn)展.

2.1 毫米波FMCW雷達(dá)

2018年，德國航空航天中心的Jeon等[36]發(fā)表了一種同時(shí)輸入正交波形的多輸入多輸出(MIMO)雷達(dá)系統(tǒng).該系統(tǒng)工作在W波段，頻率范圍是93.5～94.5 GHz，帶有調(diào)頻連續(xù)波(FMCW)信號，主要優(yōu)勢為拍頻(beat)信號的帶寬遠(yuǎn)小于傳輸帶寬，可以大大降低采樣要求.如圖16所示，系統(tǒng)由收發(fā)機(jī)、天線和信號處理器組成，其中收發(fā)機(jī)包括兩個(gè)發(fā)送通道和兩個(gè)接收通道.在93.5～94.5 GHz的頻率范圍內(nèi)，收發(fā)機(jī)通道1的發(fā)射功率范圍是18.49～19.25 dBm，通道2的發(fā)射功率范圍是18.06～19.31 dBm，兩通道的接收功率都高于18 dBm.可以看出，發(fā)射機(jī)具有較高的發(fā)射功率，可在100～150 m范圍內(nèi)對小雷達(dá)反射截面物體檢測成像.在1 kHz頻率偏移下，該收發(fā)機(jī)發(fā)送路徑的相噪低于-80 dBc/Hz，接收路徑的噪聲系數(shù)為19 dB.兩通道間的隔離度為39 dB.該系統(tǒng)設(shè)計(jì)并采用了緊湊型喇叭天線和高數(shù)據(jù)采樣率的兩通道模數(shù)轉(zhuǎn)換器(ADC).利用拍頻分割(BFD)產(chǎn)生四組同時(shí)發(fā)送的正交波形，通過獲取不同信號路徑的一維距離像(range profile)對雷達(dá)系統(tǒng)的MIMO能力進(jìn)行測試.實(shí)驗(yàn)結(jié)果表明，所有距離在100 m范圍內(nèi)的目標(biāo)都能夠被檢測到.對目標(biāo)的脈沖響應(yīng)進(jìn)行分析，距離分辨率(range resolution)峰值為0.15 m，滿足范圍分辨力和檢測范圍的要求，表明該雷達(dá)系統(tǒng)可以適用于高分辨率成像應(yīng)用.但該系統(tǒng)為了實(shí)現(xiàn)收發(fā)機(jī)不同通道之間的波形分集，每個(gè)發(fā)射通道將使用不同的輸出頻率配置，需要多個(gè)鎖相環(huán)(PLL)來生成不同輸出頻率的發(fā)射信號或通過數(shù)模轉(zhuǎn)換器(DAC)來調(diào)制發(fā)射通道中FMCW啁啾信號上的數(shù)字偏移信號，系統(tǒng)設(shè)計(jì)較為復(fù)雜.

圖16 同時(shí)輸入正交波形的MIMO雷達(dá)系統(tǒng)[36]Fig.16 The W-band MIMO FMCW radar system based on quadrature input[36]

2020年，清華大學(xué)微電子研究所的Ma等[37]發(fā)表了一款基于混合模式鎖相環(huán)啁啾發(fā)生器的雷達(dá)收發(fā)機(jī)，工作頻率范圍為76～81 GHz，系統(tǒng)結(jié)構(gòu)和芯片照片如圖17所示.該雷達(dá)集成了兩個(gè)發(fā)射機(jī)(TX)和三個(gè)接收機(jī)(RX)，可實(shí)現(xiàn)MIMO工作模式，并且具有可重構(gòu)環(huán)路帶寬和倍頻方案的38.5 GHz混合模式鎖相環(huán)(PLL)用于生成可重構(gòu)FMCW線性調(diào)頻波形.該雷達(dá)采用了粗精細(xì)電流DAC用于支持具有快速頻率下降能力的鋸齒FMCW線性調(diào)頻，并且還用基于延遲鎖定環(huán)(DLL)的延遲時(shí)間校準(zhǔn)改善了嵌入式2-D游標(biāo)時(shí)間-數(shù)字轉(zhuǎn)換器(TDC)的線性度.無源下變頻用于提高RX線性度，以防止TX泄漏和短程干擾，提出了一種底部開關(guān)吉爾伯特型調(diào)制器來實(shí)現(xiàn)雙相調(diào)制，并采用磁耦合諧振器技術(shù)有效擴(kuò)展鏈路帶寬.

該FMCW TRX能生成可重構(gòu)的線性調(diào)頻脈沖，其帶寬為0.25～4 GHz，周期為0.03～10 ms.對于具有4 GHz帶寬和300 μs周期的鋸齒狀線性調(diào)頻，均方根(RMS)頻率誤差為110 kHz.TX的最大輸出功率為13.4 dBm，通過調(diào)節(jié)可低壓差穩(wěn)壓器(LDO)電壓可以實(shí)現(xiàn)3 dB的調(diào)節(jié)范圍.RX在600 kHz中頻時(shí)可達(dá)到15.3 dB的噪聲系數(shù)和-8.5 dBm的輸入1 dB 壓縮點(diǎn).當(dāng)雷達(dá)收發(fā)機(jī)全開時(shí)，總功耗為921 mW,芯片照片如圖17b所示.基于所提出的TRX芯片，開發(fā)了原型硬件和數(shù)據(jù)處理算法.實(shí)時(shí)實(shí)驗(yàn)結(jié)果表明，所獲得的MIMO雷達(dá)的距離和角分辨率分別為5 cm和9°.

在2020年的ISSCC上，麻省理工的Yi等[38]采用65 nm CMOS工藝實(shí)現(xiàn)了一款帶寬達(dá)到100 GHz的FMCW梳狀雷達(dá)，如圖18a所示，可以看到100 GHz的帶寬被分為了5段，每一個(gè)20 GHz.使用具有相等間隔的載波頻率(梳狀)的收發(fā)器陣列(信道)同時(shí)掃描這些段，每個(gè)收發(fā)器都有自己的天線，接收的回波信號與發(fā)送的信號混合在一起以產(chǎn)生IF輸出.該雷達(dá)具有1.5 mm的分辨率，最小噪聲系數(shù)為22.8 dB，多通道匯總EIRP為0.6 dBm，峰值接收機(jī)增益為22.2 dB.由于采用了梳狀結(jié)構(gòu)，在100 GHz帶寬內(nèi)的發(fā)射機(jī)輸出功率波動為8.8 dB，接收機(jī)噪聲系數(shù)波動為14.6 dB，梳狀結(jié)構(gòu)有利于壓制這兩個(gè)性能波動.距離分辨率為1.5 mm，功耗為840 mW.芯片照片如圖18b所示.

2.2 毫米波相控陣?yán)走_(dá)

如上文所述，隨著多通道相控陣收發(fā)機(jī)集成電路的發(fā)展，其應(yīng)用也從通信領(lǐng)域擴(kuò)展到雷達(dá)方面.

在2020年Very Large Scale Intergration(VLSI) 會議上，清華大學(xué)的Deng等[40]發(fā)表了用于FMCW相控陣?yán)走_(dá)收發(fā)機(jī)的發(fā)射機(jī)和接收機(jī)前端，工作頻率為35 GHz.收發(fā)機(jī)采用CMOS 65 nm工藝制造，如圖19所示.雖然典型的FMCW相控陣?yán)走_(dá)收發(fā)器在TX和RX前端都使用RF路徑相移方案，但Deng等[40]介紹的Ka波段TX和RX前端是專為TX模擬和RX數(shù)字波束形成相控陣列雷達(dá)系統(tǒng)，并研究了Ka-band相控陣?yán)走_(dá)收發(fā)器的鏈路預(yù)算.為了提高TX輸出功率電平，引入了具有四路功率分配/合成器的功率放大器(PA)，對功率放大器的詳細(xì)分析和設(shè)計(jì)考慮進(jìn)行了研究，提出的TX和RX前端采用1P9M 65 nm CMOS技術(shù)實(shí)現(xiàn)和制造，測得的TX輸出功率為19 dBm，達(dá)到了迄今為止使用CMOS技術(shù)在Ka波段上輸出功率最高的FMCW模塊.RX實(shí)現(xiàn)了最高達(dá)到29.6 dB的轉(zhuǎn)換增益.TX占用1.42 mm2面積，消耗588 mW功耗.RX面積為0.59 mm2，消耗72 mW功耗.

圖19 35 GHz雷達(dá)收發(fā)機(jī)前端的發(fā)射機(jī)(a)和接收機(jī)(b)[40]Fig.19 Die photograph of the 35 GHz radar front end，transmitter (a) and receiver (b)[40]

隨后在2020年的11月，新加坡南洋理工大學(xué)的Tang等[41]實(shí)現(xiàn)了一款四收四發(fā)的啁啾相控陣?yán)走_(dá)收發(fā)機(jī)并發(fā)表在了JSSC上，可應(yīng)用于X波段合成孔徑雷達(dá).該收發(fā)機(jī)采用65 nm CMOS工藝制造，如圖20所示，在單個(gè)CMOS芯片上實(shí)現(xiàn)了波束控制/波束賦形功能.該芯片級雷達(dá)TRX由4個(gè)發(fā)射器(TX)和4個(gè)接收器(RX)組成，它們的中心工作頻率為10 GHz，帶寬為1 GHz.為了實(shí)現(xiàn)具有精細(xì)角度步進(jìn)的寬帶波束轉(zhuǎn)向，在TX里提出了兩級延遲控制.在延遲控制里使用基于延遲鎖定環(huán)(DLL)的多相合成器(MPS)來控制基帶啁啾的粗實(shí)時(shí)性.在射頻(RF)路徑中用有源移相器(PS)精調(diào)相位.在1.2 V電源下每個(gè)通道消耗228 mW的功率，可提供約10.2 dBm的功率，紋波小于1.3 dB.延遲線測試表明，在1 MHz/μs的線性調(diào)頻速率下，經(jīng)過消減后的信號達(dá)到了-13 dB的峰瓣旁瓣比(PSLR)，相位相干誤差在±1.2°以內(nèi).該工作演示了相控陣?yán)走_(dá)TRX原型樣機(jī)，天線陣由具有8 dBi增益、6 GHz帶寬的Vivaldi天線組成，天線排列間隔6 cm.實(shí)驗(yàn)結(jié)果表明，光束轉(zhuǎn)向/波束形成達(dá)到了±60°，步距約為1°.基于TX中的兩階段波束控制和RX中的數(shù)字波束形成進(jìn)行了SAR成像實(shí)驗(yàn)，驗(yàn)證了相控陣?yán)走_(dá)TRX原型機(jī)在SAR成像應(yīng)用中的能力.

圖20 芯片照片和測試PCB板[41]Fig.20 Die and chip on board micrograph and the test PCB[41]

近年來，除了常見的FMCW雷達(dá)和相控陣?yán)走_(dá)的研究，也存在其他新穎的雷達(dá)設(shè)計(jì).2020年，美國IBM T.J.Watson研究中心的Lee等[43]發(fā)表了毫米波多模式雷達(dá)發(fā)射機(jī)，如圖21所示.這種多模式類型的雷達(dá)首次被詳細(xì)的分析和設(shè)計(jì)，以激勵(lì)多模雷達(dá)模塊的進(jìn)一步研究和開發(fā).該雷達(dá)發(fā)射機(jī)工作頻率在60 GHz頻段，采用45 nm CMOS絕緣體上硅(SOI)工藝實(shí)現(xiàn)，同時(shí)集成了寬帶三倍頻、兩級前置放大器、兩個(gè)功率混頻器以及混合信號基帶波形生成電路.發(fā)射機(jī)雷達(dá)在多種模式下工作主要是通過配置功率混頻器和相關(guān)的波形基帶電路實(shí)現(xiàn)的.多模式主要支持三種關(guān)鍵雷達(dá)波形:1)連續(xù)波(CW/FMCW)； 2)脈沖；3)均來自單個(gè)前端的調(diào)相連續(xù)波(PMCW).并提出了一種基于電流重用拓?fù)涞男路f寬帶頻率三路復(fù)用器設(shè)計(jì)技術(shù)，以用于產(chǎn)生輸出分?jǐn)?shù)帶寬大于59%的LO.

圖21 毫米波多模式雷達(dá)發(fā)射機(jī)的多模發(fā)射機(jī)架構(gòu)(a)和芯片照片(b)[43]Fig.21 Multi-mode millimeter-wave radar transmitter，architecture (a) and chip micrograph (b)[43]

測試結(jié)果表明，在連續(xù)波模式下，完整發(fā)射機(jī)在晶片上測量結(jié)果顯示，從54到67 GHz的平均輸出功率為12.8 dBm，峰值功率為14.7 dBm，諧波抑制比大于27 dB.脈沖模式下的測量表明可編程脈沖寬度為20到140 ps，轉(zhuǎn)換對應(yīng)為大于 40 GHz的雷達(dá)信號帶寬.PMCW工作模式在使用10 Gb/s PRBS調(diào)制雷達(dá)信號也得以驗(yàn)證.總功耗為0.51 W，占用面積2.3 mm×0.85 mm.

3 結(jié)束語

近年來，基于硅基的毫米波通信和雷達(dá)收發(fā)前端集成電路取得了飛速的進(jìn)步，在性能不斷突破的同時(shí)，毫米波收發(fā)前端的架構(gòu)也在不斷優(yōu)化.同時(shí)，由于硅基工藝低成本、易集成的巨大優(yōu)勢，硅基毫米波收發(fā)前端電路與天線融合設(shè)計(jì)與封裝集成、基帶數(shù)字電路的SOC系統(tǒng)化設(shè)計(jì)成為當(dāng)前的發(fā)展趨勢.