李 海，楊小柳

（1.中山職業(yè)技術(shù)學(xué)院機(jī)電工程學(xué)院，中山 528404；2.貴州大學(xué)電氣工程學(xué)院，貴陽(yáng) 550025）

對(duì)于電網(wǎng)電壓頻率和相位檢測(cè)問(wèn)題，學(xué)者們提出了各類鎖相環(huán)PLL（phase-locked loop）方案[1-12]，技術(shù)途徑有PI 調(diào)節(jié)器[4]、離散傅里葉變換[5]、復(fù)數(shù)濾波器[6]、正負(fù)序分離算法[7]、卡爾曼濾波器[8]、自適應(yīng)陷波濾波器[9]和加權(quán)或遞歸最小二乘算法[10-12]等。其中最小二乘算法由于需進(jìn)行矩陣求逆運(yùn)算，計(jì)算量大，故實(shí)用性一般；卡爾曼濾波器雖然鎖相效果很好，但是參數(shù)估計(jì)復(fù)雜，且需事先處理協(xié)方差矩陣，運(yùn)算過(guò)程中也存在矩陣求逆，而n 階矩陣求逆需進(jìn)行n3次乘除運(yùn)算或n3-2n2+n 次加減運(yùn)算，這對(duì)計(jì)算芯片要求較高。

傳統(tǒng)PLL 方案具有結(jié)構(gòu)簡(jiǎn)單和計(jì)算負(fù)擔(dān)小等優(yōu)點(diǎn)，得到廣泛使用[13]。傳統(tǒng)PLL 在電網(wǎng)正常條件下的鎖相性能很好，但實(shí)現(xiàn)快速動(dòng)態(tài)響則是以犧牲干擾抑制能力為代價(jià)的，而且在相位或頻率閃變不確定和擾動(dòng)情況下，鎖相性能嚴(yán)重下降。為了克服這些限制，針對(duì)傳統(tǒng)PLL 的改進(jìn)方案有諸多報(bào)道，改進(jìn)措施主要施加在傳統(tǒng)PLL 的相位檢測(cè)部分中。文獻(xiàn)[14]提出了一種增強(qiáng)型PLL，在相位檢測(cè)部分使用直流偏移積分器以消除輸入直流偏移，使用延時(shí)濾波器以消除輸入諧波和不平衡的影響，但濾波會(huì)引入延遲，從而影響最終的動(dòng)態(tài)性能；文獻(xiàn)[15]實(shí)現(xiàn)了一種相位和頻率檢測(cè)解耦的快速PLL，增設(shè)了前置濾波以提高鎖相快速性，但濾波模塊造成的相位誤差需要進(jìn)行補(bǔ)償；文獻(xiàn)[16-17]設(shè)計(jì)了一種基于二階廣義積分器SOGI（second-order generalized integrator）的PLL，通過(guò)使用2 個(gè)自適應(yīng)權(quán)重系數(shù)來(lái)改善增強(qiáng)型PLL 的動(dòng)態(tài)性能，然而其包含Park 變換及其逆變換，計(jì)算量較大，同時(shí)相位檢測(cè)部分使用了低通濾波器，動(dòng)態(tài)響應(yīng)減緩；文獻(xiàn)[18]針對(duì)永磁同步電機(jī)失磁問(wèn)題提出了一種改進(jìn)自適應(yīng)律結(jié)合滑?？刂频乃悸?，克服了傳統(tǒng)自適應(yīng)觀測(cè)器準(zhǔn)確性的局限；文獻(xiàn)[19]圍繞感應(yīng)電機(jī)無(wú)速度傳感器控制，設(shè)計(jì)了一種改進(jìn)型指數(shù)趨近律的滑模觀測(cè)器，利用可變?cè)鲆鎸?shí)現(xiàn)了觀測(cè)器對(duì)系統(tǒng)狀態(tài)的自適應(yīng)控制，可有效緩解抖振問(wèn)題。雖然自適應(yīng)滑模觀測(cè)器適用于電力傳動(dòng)領(lǐng)域，但其設(shè)計(jì)思路仍可用于其他場(chǎng)景。

在前述文獻(xiàn)研究基礎(chǔ)上，本文設(shè)計(jì)了一種基于自適應(yīng)滑模觀測(cè)器的新型快速PLL 方案。自適應(yīng)滑模觀測(cè)器同時(shí)使用線性和非線性輸出注入項(xiàng)，線性部分確保系統(tǒng)穩(wěn)定性，非線性部分在可增強(qiáng)針對(duì)參數(shù)不確定性和測(cè)量噪聲的魯棒性的同時(shí)，線性注入有助于縮短收斂時(shí)間，提高PLL 的動(dòng)態(tài)響應(yīng)速度。對(duì)于單相電網(wǎng)電壓信號(hào)，具有頻率適應(yīng)性的滑模觀測(cè)器可以準(zhǔn)確而迅速地估計(jì)其相位和頻率。然后進(jìn)行了新型PLL 方案的Lyapunov 穩(wěn)定性分析。最后，通過(guò)與增強(qiáng)PLL 和基于二階廣義積分器的PLL 對(duì)比實(shí)驗(yàn)，驗(yàn)證所提PLL 的性能。

1 基于自適應(yīng)滑模觀測(cè)器的新型PLL設(shè)計(jì)

單相電網(wǎng)電壓ug可描述為

式中：U 為單相電網(wǎng)電壓的幅值；ω 為角頻率；θ 為瞬時(shí)相位，θ∈[0,2π）。觀測(cè)器的作用是在各種干擾如相位、頻率或幅度閃變的情況下仍可準(zhǔn)確迅速地估計(jì)出ω 和θ。式（1）的狀態(tài)空間形式為

進(jìn)一步參數(shù)估計(jì)，誤差可定義為eν=-ν。對(duì)于誤差e 和eν，考慮設(shè)計(jì)Lyapunov 函數(shù)為

式中：μ 為增益參數(shù)；V（e，eν）為L(zhǎng)yapunov 函數(shù)。對(duì)V（e，eν）求導(dǎo)得

進(jìn)一步推導(dǎo)可得

由式（9）可選擇出自適應(yīng)參數(shù)更新律為

從而，式（8）改寫(xiě)為

對(duì)于任意K>0，且任意L 滿足Re{λ（A-LC）}<0 的情況，其中，λ（A-LC）為矩陣A-LC 的特征根，Re{.}代表特征根實(shí)部，除原點(diǎn)（平衡點(diǎn)）以外，式（11）等號(hào)右邊總是小于0，即

至此，證明了閉環(huán)系統(tǒng)即觀測(cè)器式（4）和自適應(yīng)參數(shù)更新律式（10）的全局穩(wěn)定性。使用和，可計(jì)算出狀態(tài)向量x 和瞬時(shí)相位為

綜上，式（5）、式（10）、式（13）和式（14）構(gòu)成了基于自適應(yīng)滑模觀測(cè)器的新型PLL 方案，其框圖如圖1 所示。

圖1 基于自適應(yīng)滑模觀測(cè)器的新型PLL 框圖Fig.1 Block diagram of novel PLL based on adaptive sliding mode observer

2 仿真和實(shí)驗(yàn)驗(yàn)證

為了驗(yàn)證新型PLL 的性能，利用Matlab/Simulink軟件平臺(tái)開(kāi)展仿真測(cè)試，自適應(yīng)滑模觀測(cè)器在Simulink 中實(shí)現(xiàn)，求解器為Runge-Kutta，采樣頻率10 kHz?；趯?shí)時(shí)仿真平臺(tái)dSPACE 1104 搭建實(shí)驗(yàn)系統(tǒng)，如圖2 所示，并開(kāi)展實(shí)驗(yàn)測(cè)試。

圖2 硬件在環(huán)PLL 測(cè)試平臺(tái)Fig.2 Hardware-in-the-loop PLL test platform

首先，在Simulink 仿真平臺(tái)中對(duì)所設(shè)計(jì)新型PLL 開(kāi)展仿真測(cè)試，以驗(yàn)證其功能。仿真測(cè)試條件設(shè)置為：?jiǎn)蜗嚯娋W(wǎng)電壓信號(hào)ug同時(shí)發(fā)生相位60°跳變和幅值25%的降低。圖3 為新型PLL 作用下的頻率和相位估計(jì)仿真結(jié)果，從圖中可以看出，新型PLL 的響應(yīng)響應(yīng)時(shí)間較快，鎖頻調(diào)節(jié)時(shí)間小于50 ms，最大頻率誤差小于15 Hz，鎖相調(diào)節(jié)時(shí)間小于5 ms，最大相位誤差小于30°。

圖3 新PLL 方案仿真測(cè)試結(jié)果Fig.3 Simulation test results of novel PLL scheme

為突出本文所提基于自適應(yīng)滑模觀測(cè)器的快速PLL 即ASMO-PLL（PLL based on adaptive sliding mode observer）的性能，選擇增強(qiáng)型PLL 和基于SOGI的PLL 即EPLL[14]和SOGI-PLL[17]進(jìn)行對(duì)比。將3 種PLL 方案在實(shí)時(shí)仿真平臺(tái)dSPACE1104 構(gòu)成的實(shí)驗(yàn)系統(tǒng)上開(kāi)展對(duì)比實(shí)驗(yàn)測(cè)試。具體的鎖相環(huán)實(shí)驗(yàn)測(cè)試條件設(shè)置為：Ⅰ.單相電網(wǎng)電壓信號(hào)的頻率從50 Hz階躍突變至52 Hz；Ⅱ.單相電網(wǎng)電壓信號(hào)的相位從0°階躍突變至-20°，見(jiàn)圖4；Ⅲ.單相電網(wǎng)電壓信號(hào)的有效值從311 V 階躍突變至368 V。

圖4 測(cè)試Ⅱ的單相電網(wǎng)電壓信號(hào)波形Fig.4 Waveform of single-phase grid voltage signal in TestⅡ

3 組實(shí)驗(yàn)測(cè)試的結(jié)果分別如圖5～圖7 所示。圖5 表明，測(cè)試Ⅰ中ASMO-PLL 在頻率突變時(shí)具有更快速準(zhǔn)確的響應(yīng)，其中ASMO-PLL 作用下頻率跟蹤達(dá)到穩(wěn)態(tài)時(shí)間為17 ms，EPLL 和SOGI-PLL 分別需42 和55 ms；相位誤差方面，ASMO-PLL 可在1 ms達(dá)到3%誤差帶，而EPLL 和SOGI-PLL 分別需要8和50 ms 左右。

圖5 PLL 方案測(cè)試Ⅰ結(jié)果Fig.5 Results of PLL scheme in Test Ⅰ

圖6 PLL 方案測(cè)試Ⅱ結(jié)果Fig.6 Results of PLL scheme in Test Ⅱ

圖7 PLL 方案測(cè)試Ⅲ結(jié)果Fig.7 Results of PLL scheme in Test Ⅲ

圖6 中測(cè)試Ⅱ的結(jié)果顯示，相位突變也將帶來(lái)鎖相時(shí)的頻率誤差，ASMO-PLL 和EPLL 的頻率誤差調(diào)節(jié)時(shí)間均需50 ms 左右，SOGI-PLL 需60 ms 左右，且出現(xiàn)了明顯超調(diào)；ASMO-PLL 僅需1 ms 即可達(dá)到誤差帶，其他2 種方案則均需20 ms 左右，3 種方案產(chǎn)生的相位誤差均為20°。

圖7 中測(cè)試Ⅲ的幅值突變結(jié)果進(jìn)一步驗(yàn)證了ASMO-PLL 的性能，頻率誤差可在24 ms 內(nèi)趨于0，而EPLL 和SOGI-PLL分別需35 和47 ms；SOGIPLL 的超調(diào)達(dá)到2.3 Hz，ASMO-PLL 和EPLL 只有0.8 和1.0 Hz；在電壓信號(hào)幅值擾動(dòng)時(shí)ASMO-PLL約4 ms 歸到誤差帶內(nèi)，而EPLL 和SOGI-PLL 均需10 ms 左右；且ASMO-PLL 的超調(diào)最小為0.9°，而EPLL 和SOGI-PLL 分別為2.1°和1.7°。

綜上，ASMO-PLL 在頻率和相位估計(jì)收斂速度及精度方面都優(yōu)于EPLL 和SOGI-PLL。表1 匯總了不同實(shí)驗(yàn)測(cè)試條件下3 種PLL 方案的性能對(duì)比，進(jìn)一步說(shuō)明了ASMO-PLL 具有的出色性能，可直接用于諸如電網(wǎng)同步或孤島檢測(cè)等電力設(shè)備并網(wǎng)的應(yīng)用場(chǎng)景。

表1 測(cè)試結(jié)果匯總Tab.1 Summary of test results

3 結(jié)語(yǔ)

圍繞單相電網(wǎng)電壓信號(hào)的鎖相跟蹤問(wèn)題，提出了一種基于自適應(yīng)滑模觀測(cè)器的新型PLL 方案。對(duì)比實(shí)驗(yàn)結(jié)果表明，即使在單相電網(wǎng)電壓信號(hào)的相位、頻率和幅值突變的情況下，新型PLL 算法也能提供準(zhǔn)確而快速的相位頻率鎖定，算法的收斂速度快且易于實(shí)時(shí)實(shí)現(xiàn)，參數(shù)整定規(guī)則簡(jiǎn)單，是傳統(tǒng)PLL 的較好替代方案。