張濤 何鵬 劉勁

摘 ? 要：針對應用于音頻設備中的Σ-Δ ADC，提出一款改進的Σ-Δ ADC調制器. 該調制器結構改進傳統調制器的結構并對調制器系數進行優(yōu)化，克服傳統Σ-Δ ADC調制器結構的缺點，同時對調制器中的兩個關鍵電路即OTA放大器和比較器也進行優(yōu)化，極大改善了OTA放大器和比較器性能. 改進后的調制器具有低電壓、低功耗、高精度和較好的魯棒性的特點. 該調制器采用1.2 V低電壓供電，過采樣比（OSR）為128，采樣頻率為6.144 MHz，信號帶寬為20 kHz. 基于SMIC0.11 μm的工藝下，完成了Σ-Δ ADC調制器的版圖設計，并最終流片成功. 芯片流片后的成測結果表明，調制器的信噪比達到102.4 dB，有效位達到16.7 bit，調制器的整體功耗僅1.17 mW左右，整個調制器的版圖的面積僅為0.122 mm2左右. 調制器的成測性能指標表明，該調制器是音頻芯片中Σ-Δ ADC電路的良好選擇.

關鍵詞：模數轉換器;Σ-Δ調制器;低功耗;低電壓

中圖分類號：TN432 ? ? ? ? ? ? ? ? ? ? ? ? ? ? 文獻標志碼：A

Design of Low Voltage Low Power Audio Σ-Δ ADC Modulator

ZHANG Tao，HE Peng，LIU Jing

（School of Information Science and Engineering，Wuhan University of Science and Technology，Wuhan 400080，China ）

Abstract：A Σ-Δ ADC modulator with low voltage and low power consumption is proposed for the application of Σ-Δ ADC in audio equipment. The modulator structure improves the traditional modulator structure and optimizes the modulator coefficients，thus overcoming the shortcomings of the traditional Σ-Δ ADC modulator structure. At the same time，OTA amplifier and comparator，two key circuits in the modulator，are optimized，which greatly improves the performance of OTA amplifier and comparator. The improved modulator has the characteristics of low voltage，low power consumption，high precision and good robustness. The modulator is powered by a 1.2 V low voltage，and it has an over-sampling ratio （OSR） of 128，a sampling frequency of 6.144 MHz，and a signal bandwidth of 20 kHz. Based on SMIC0.11 μm process，the layout design of Σ-Δ ADC modulator was completed，and the streaming chip was finally successful. The measurement results after chip streaming show that the signal-to-noise ratio of the modulator reaches 102.4 dB，the effective bit reaches 16.7 bit，the overall power consumption of the modulator is only about 1.17 mW，and the whole layout area of the modulator is only about 0.122 mm2. The measured performance of the modulator shows that it is a good choice for Σ-Δ ADC circuit in audio chip.

Key words：analog to digtial conversion;Σ-Δ modulator;low power;low voltage

隨著數字多媒體技術的迅猛發(fā)展，現代數字技術被廣泛應用于大量的音頻設備中. 現代數字電路的時鐘越來越高且供電電壓越來越低，這就給與之對應的模擬電路的設計提出了更高要求. 低電壓下，雖然電路功耗會降低，但是許多傳統的電路結構在低電壓下無法工作，因此必須要設計在低電壓下能較好工作的電路[1]. 音頻設備中核心電路就是ADC電路，高品質的音頻設備對ADC的精度和功耗要求較高. 在主流的ADC拓撲結構中，Σ-Δ ADC的精度最高. Σ-Δ ADC利用過采樣和噪聲整形技術將信號的處理轉移到數字域上，極大降低了模擬電路的復雜度，減少了Σ-Δ ADC的功耗. 因此Σ-Δ ADC相較于其他ADC結構有更高的精度、更好的功耗特性和魯棒性[2]. Σ-Δ ADC主要由模擬調制器和數字濾波器組成，模擬調制器是Σ-Δ ADC的核心電路[3]. 因此針對Σ-Δ ADC中調制器的設計，提出了一款低電壓、低功耗、高精度的Σ-Δ ADC調制器. 本文通過改進調制器結構和系數來優(yōu)化環(huán)路濾波器的傳遞函數，解決了傳統調制器中輸入信號范圍限制問題，提高了電路的穩(wěn)定性. 同時對調制器中的放大器和比較器電路進行優(yōu)化設計，降低了調制器電路設計的復雜性和功耗. 在1.2 V低電壓和SMIC0.11 μm工藝下，該調制器的有效位達到16位以上，電路功耗僅1.17 mW左右，版圖面積為0.122 mm2左右.

1 ? 調制器系統設計

1.1 ? 結構設計

Σ-Δ ADC的結構圖如圖1所示，主要由模擬調制器和數字濾波器組成.

針對圖1中調制器的結構，文獻[4]提出了一款應用于音頻設備的低電壓調制器，并對調制器的量化器進行了較大改進. 把一個二階前饋噪聲整形環(huán)路與多速率噪聲整形量化器結合在一起，構成一種新的調制器結構. 該結構降低了量化器輸入幅值，避免因量化器過載導致系統不穩(wěn)定，解決了前饋結構中輸入信號范圍被限制的問題. 雖然文獻[4]提出的結構解決了輸入信號范圍問題，提高了環(huán)路的響應速度，但是多速率的上采樣需要多個采樣時鐘，增加了電路的復雜度. 采用多個有源加法器、微分器和積分器增加了電路的功耗和版圖面積.

文獻[5]提出了一種單環(huán)雙狀態(tài)的指數增長式Σ-Δ ADC結構，該結構有兩個狀態(tài)階段，即線性階段和指數累積階段[5]. 該結構將線性階段中對熱噪聲和非線性影響的高抑制能力及指數累積階段中迅速提升信噪比的能力有效結合起來，極大提升了Σ-Δ ADC的性能. 但是文獻[5]提出的ADC結構設計較為復雜，該ADC包括兩個階段，需要設計控制時序來控制兩個階段的交替工作. 同時量化器的位數設計較高，對DWA算法的要求較高，而在指數累積階段，DWA算法的有效性降低，因此要設計更為可靠的DWA算法.

文獻[6]提出了一款低電壓前饋結構調制器，通過對子電路的功耗進行優(yōu)化，降低調制器的整體功耗. 但是，文獻[6]提出的調制器的穩(wěn)定性受輸入信號幅值影響較大，量化器和積分器容易發(fā)生過載而導致調制器不穩(wěn)定，影響調制器精度.

本文參考文獻[4-6]中的結構，提出一種新的調制器結構. 該結構克服了文獻[4-6]中結構功耗過大、電路結構復雜和輸入信號幅值受限問題，保證了調制器的精度和穩(wěn)定性，有效降低了電路設計的復雜性，減少了調制器的功耗. 利用對放大器和比較器的優(yōu)化，降低了對DWA算法的要求，減小了非線性失真. 本文提出的調制器結構圖如圖2所示，該結構由積分器、加法器、量化器、DWA算法及反饋DAC構成.

由調制器的結構圖和線性分析方法，可以得到調制器的Z域傳遞函數如式（1）所示.

Y（Z） = X（Z）STF（Z） + E（Z）NTF（Z） ? ? ?（1）

式中：STF（Z）為信號傳遞函數，NTF（Z）為噪聲傳遞函數;X（Z）、Y（Z）分別為輸入與輸出信號;E（Z）為噪聲. 其中，STF（Z）如式（2）所示.

式中：a1、a2、a3為調制器中積分器的級間增益系數;b1、b2、b3為調制器的前饋系數.

由式（2）可知，本文通過對調制器結構進行改進，使STF（Z）呈現低通特性. 相對傳統的全通特性來說，對輸入信號進行低通濾波，對輸入信號中耦合的輸入噪聲進行了一定程度的抑制. 同時該結構減少了輸入到加法器的前饋支路，降低了加法器輸出信號的幅值，使得量化器不會因輸入信號幅值過大而發(fā)生過載，既解決了輸入信號范圍限制的問題，也優(yōu)化了調制器的整體功耗.

NTF（Z）為噪聲傳遞函數，對調制器噪聲進行處理，其式如（3）所示：

對于噪聲傳遞函數，本文利用MATLAB設計式（3）噪聲傳遞函數中的系數，保證噪聲傳遞函數呈高通特性，實現調制器的噪聲整形功能.

1.2 ? MATLAB建模設計

衡量調制器噪聲性能的常用參數為信噪比，調制器信噪比大小由式（4）表示：

式中：n為量化位數;L為調制器階數;OSR為過采樣比.

為了使ADC達到要求的16 bit精度，本文利用Simulink對調制器結構進行建模，確定結構參數，Simulink的模型如圖3所示.

經過對調制器Simulink建模仿真，為了使調制器達到精度要求，式（4）中參數L和n設為3，為實際電路設計留足裕量. 過高的采樣頻率會導致高數字功耗，不利于ADC的功耗優(yōu)化，取OSR 為128. 對于調制器傳遞函數系數設計，利用MATLAB對調制器系數進行建模，在保證調制器的高性能條件下，對調制器的系數進行設計. 通過式（2）可以直觀看到調制器結構的信號傳遞函數呈現低通特性，滿足了此次的設計要求. 因此主要對噪聲傳遞函數NTF（Z）進行系數設計，令噪聲傳遞函數NTF（Z）呈現高通特性，將系統中的量化噪聲進行整形. 利用MATALB設計一個三階的高通巴特沃斯濾波器，利用高通巴特沃斯濾波器的函數設計噪聲傳遞函數的系數. 高通巴特沃斯濾波器的通帶內有最大的幅度平坦特性，濾波器的系數有較大的容差，而且對電路參數不敏感，受輸入信號的影響較小[7]. 根據所設計的濾波器系數得到本文噪聲傳遞函數的Z域形式如式（5）所示.

經過系數設計后，式（5）的噪聲傳遞函數對應的頻譜圖如圖4所示.

由圖4的噪聲傳遞函數頻譜圖可知，本次設計的NTF（Z）函數的頻譜呈現高通特性，能夠較好地將量化噪聲調制到高頻階段. 根據設計的調制器系數a1 = 1/13，a2 = 1/3，a3 = 1/5，b1 = 1，b2 = 1，b3 = 1，得到調制器信號傳遞函數STF（Z）如式（6）所示：

由調制器結構圖可以得到，當信號進入三級級聯的積分器后輸出信號幅值如式（7）所示：

Vout = a1·a2·a3·Vin ? ? ? ? ?（7）

式中：Vin為三級積分器的輸入信號;Vout為經過三級積分器處理后的輸出信號.

經過系數設計后，使得增益系數a1、a2、a3均小于1，因此調制器中的三級積分器會將輸入信號幅值逐級減小，使得輸入信號經過積分器后進入加法器，以及求和后進入量化器時都不會發(fā)生過載. 進一步解決了輸入信號幅值被限制的問題，拓寬了線性范圍. 最終得到設計的調制器的主體電路如圖5所示.

由圖5可知，改進的調制器結構解決了因輸入信號幅值過大導致的過載問題，拓寬了調制器的輸入范圍，降低了調制器的復雜性和整體功耗. 該調制器主要由開關電容積分器、無源加法器、量化器及反饋DAC組成. 而放大器和比較器是調制器中積分器和量化器的核心電路，因此對放大器和比較器的優(yōu)化也是保證調制器性能的關鍵之一.

2 ? 調制器子電路設計

2.1 ? OTA放大器電路

OTA放大器是系統環(huán)路濾波器的重要組成部分，是主要的功耗產生模塊，因此提高放大器的性能，優(yōu)化放大器的功耗是保證ADC良好性能的關鍵. 目前，大多數ADC中的OTA放大器都采用折疊式共源共柵放大器結構或套筒式共源共柵放大器結構作為主體結構. 套筒式共源共柵放大器結構雖然能獲得高增益和高帶寬，但是限制了輸出信號擺幅. 該結構由于采用了疊層的共源共柵結構，使放大器對供電電壓要求較高，因此該結構不適合低電壓供電環(huán)境. 雖然折疊式共源共柵放大器結構解決了輸出擺幅的問題，可以在低供電電壓環(huán)境下較好的工作，放大器增益和帶寬均達到設計要求，但是該結構由于增加了支路，使得電路功耗較大，不利于放大器的低功耗設計[8-9].

綜上所述，本文提出了一款低電壓、低功耗的OTA放大器，在保證高增益和高帶寬的條件下，既解決了輸出擺幅的問題，又降低了放大器的功耗. 采用全差分的結構抑制輸入1/f噪聲，減少調制器的噪聲成分. 本文設計的OTA放大器的電路結構如圖6所示，圖中VDD為電源電壓，GND為電源接地端.

由圖6所可知，在輸入級中加入了M4、M5、M6管，此時OTA放大器的跨導如式（8）所示：

Gm = gm2 + gm4 ? ? ? ? ? ? ? （8）

式中：gm2和gm4分別為M2管和M4管的跨導.

OTA放大器的輸出阻抗如式（9）所示：

Rout = [ gm2 ro9 ro7 ]//[ gm11 ro11 （ro13 // ro2 //ro4）] ? ? （9）

式中：gm9和gm11分別為M9管和M11管的跨導;ro2、ro4、ro7、ro9、ro11、ro13分別為對應編碼MOS管的等效阻抗.

聯立式（8）（9），得到OTA放大器的增益Av如式（10）所示：

Av = [ gm2+gm4 ][ gm9 ro9 ro7 //gm11 ro11 （ro13 // ro2 //ro4）] ?（10）

根據式（8）（9）（10）可知，當IM4、IM5的電流增加，IM13、IM14的電流減少時，放大器的整體跨導和輸出阻抗都迅速增大，因此放大器的增益得到極大提高. 可以通過對M13和M5管所在支路電流的分配，來控制OTA放大器的增益和帶寬. 該結構在保證高增益和帶寬的條件下，既解決了輸出電壓擺幅的問題，也減小了流入M13和M14管所在支路的電流，降低了OTA放大器的功耗.

設計開關電容共模負反饋作為放大器的共模穩(wěn)定電路，共模輸出如式（11）所示：

式中：Voutp和Voutn均為放大器的差分輸出信號;Vref為參考電壓;Vbias為偏置電壓. 若電容C1 = C4，則式（11）可用式（12）表示

由式（12）可知，開關電容共模負反饋實現了放大器對共模負反饋的全部要求. 相較于傳統開關電容共模負反饋來說，簡化了電路結構，電容數量減少了一半，減少了版圖面積，動態(tài)開關電容功耗極小，對放大器的功耗進行了優(yōu)化. 本文設計的放大器與文獻中放大器指標對比如表1所示.

從表1可以看出，本文改進后的放大器在增益和帶寬滿足設計要求的情況下，相較其他文獻的比較器來說，功耗有較大優(yōu)化.

2.2 ? 比較器電路

目前，在大多數調制器中采用全動態(tài)比較器，文獻[10]提出了對全動態(tài)比較器改進的電荷分享型動態(tài)比較器. 雖然這些比較器的響應速度較快，功耗較低，但是純動態(tài)比較器沒有明確的工作點，該比較器的噪聲比較復雜，且對工藝和寄生效應都較為敏感[11-12].

本文提出了一種改進的比較器結構，在比較器中加入中間級，既克服了純動態(tài)比較器中噪聲和寄生效應的影響，又保證了比較器的響應速度和低功耗特性. 比較器電路如圖7所示.

從圖7可以看出，比較器電路主要由預放大級、比較級和輸出緩沖級構成. 同時考慮比較器前級積分器為全差分輸出，因此動態(tài)比較器采用4路的輸入結構. 其中時鐘track、latchb、latch來控制比較器的工作模式，時鐘圖如圖8所示.

由圖7和圖8可知，比較器的工作包括兩個階段，即跟隨階段和鎖存比較階段. 當比較器處于跟隨階段即時鐘中的Tracking mode段時，預放大級中的M10、M11截止且M14、M15導通，比較級中M27、M28截止. 比較級的輸出恒定為高電平，比較器跟隨預放大級輸出. 預放大級開始對輸入信號進行放大，將輸入信號（Vinp-Vinn）-（Vrefp-Vrefn）放大至比較級能識別的大小. 當比較器處于鎖存比較階段即時鐘中的latching mode段時，預放大級的M10、M11導通且M14、M15截止，比較級的M27、M28導通. 比較級形成正反饋將預放大級的輸出迅速拉至邏輯電平對應的電壓大小，完成對輸入信號的比較. 同時由于M14和M15截止，使得比較級中的回踢噪聲無法傳回預放大級，減少了比較器中的回踢噪聲. 由于該比較器只在預放大期間即Tracking mode段消耗功耗，因此整個比較器的功耗極低. 該比較器指標與其他文獻對比如表2所示.

由表2可知，本文設計的比較器相較于文獻[10]和文獻[11]，在功耗和精度上有很大程度的改善，尤其在功耗上有較大優(yōu)化.

3 ? 調制器的測試結果

調制器設計是基于SMIC0.11 μm的器件工藝，在調制器電路完成后，對調制器電路進行版圖設計. 并在版圖完成后對版圖進行設計規(guī)則驗證（Design Rules Check，DRC）和版圖與電路匹配性驗證（Layout Versus Schematic，LVS），保證版圖的準確性和可靠性. 在DRC和LVS驗證完成后，得到調制器電路的最終版圖如圖9所示，版圖面積為0.122 mm2左右.

在完成版圖設計和后端設計后，對芯片進行流片. 在電源電壓為1.2 V，采樣頻率為6.144 MHz，過采樣比為128，輸入信號幅值為1 V，頻率為1 kHz的正弦信號的測試條件下，對芯片中的Σ-Δ ADC調制器進行測試. 經過測試得到調制器的功耗僅為1.17 mW左右. 將調制器的輸出結果導入MATLAB進行FFT分析，計算調制器的信噪比. 經過FFT分析后，可以得到調制器的功率譜圖如圖10所示.

由圖10可知，調制器中產生的量化噪聲成功地被調制到了高頻段，達到了噪聲整形和過采樣對噪聲的處理效果. 被調制到高頻段的量化噪聲最終將被Σ-Δ ADC后級的數字濾波器濾除，極大地提高了ADC的噪聲性能. 經過計算得到調制器的信噪比達到102.4 dB，有效位達到16.7位，滿足了音頻應用領域對調制器精度的設計要求. 該調制器與其他文獻中調制器的性能指標的對比如表3所示.

其中，表3中品質因數（FOMs）如式（13）所示：

式中：SNDR為信噪失真比;BW為信號帶寬;power為功耗.

由表3可知，本文提出的調制器指標相比其他文獻中的調制器指標來說，在信噪比和FOMs值接近的情況下，功耗和版圖都有較大優(yōu)化，在1.2 V的低電壓下能較好的工作.

4 ? 結 ? 論

本文基于SMIC0.11 μm工藝，設計了一款改進的單環(huán)三階三位量化的Σ-Δ ADC調制器，能夠較好地應用于音頻領域. 通過對調制器結構和系數的優(yōu)化，解決了大多數調制器結構中因過載導致的系統不穩(wěn)定問題，拓寬了輸入信號的范圍，進一步提高了調制器的噪聲性能. 同時改進了比較器和OTA放大器，極大程度降低了調制器的功耗，提高了調制器的響應速度. 芯片的成測結果表明，該調制器在電源電壓為1.2 V，采樣頻率為6.144 MHz，過采樣比為128的條件下，調制器的信噪比達到102.4 dB，有效位達到16位以上，而調制器的功耗僅為1.17 mW左右，版圖面積為0.122 mm2，實現了高精度、低功耗和低電壓的設計目標.

參考文獻

[1] ? ?KOZLOV S A，PILIPKO M M. A second-order sigma-delta modulator with a hybrid topology in 180nm CMOS[C]//2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering （EIConRus）. Petersburg and Moscow：IEEE，2020：144—146.

[2] ? ?楊岱. 音頻編解碼芯片中的Sigma-Delta ADC的設計[D]. 成都：電子科技大學，2018：6—8.

YANG D. Design of Sigma-Delta ADC in audio codec chip[D]. Chengdu：University of Electronic Science and Technology of China，2018：6—8. （In Chinese）

[3] ? ?周志興，來強濤，姜宇，等. 一種應用于角度傳感器的Sigma Delta ADC設計[J]. 微電子學與計算機，2019，36（8）：25—29.

ZHOU Z X，LAI Q T，JIANG Y，et al. Design of Sigma Delta ADC for angle sensor[J]. Microelectronics & Computer，2019，36（8）：25—29. （In Chinese）

[4] ? ?CHO J S，RHEE C，KIM S，et al. A 1.2-V 108.9-dB A-weighted DR 101.4-dB SNDR audio Sigma-Delta ADC using a multi-rate noise-shaping quantizer[J]. IEEE Transactions on Circuits and Systems II：Express Briefs，2018，65（10）：1315—1319.

[5] ? ?WANG B，SIN S W，U S P，et al. A 550 μW 20-kHz BW 100.8-dB SNDR linear- exponential multi-bit incremental Sigma-Delta ADC with 256 clock cycles in 65-nm CMOS[J]. IEEE Journal of Solid-State Circuits，2019，54（4）：1161—1172.

[6] ? ?SU P H，CHIUEH H. The design of low-power CIFF structure second-order sigma-delta modulator[C]//2009 52nd IEEE International Midwest Symposium on Circuits and Systems. Cancun，Mexico：IEEE，2009：377—380.

[7] ? ?劉志明. 16比特低功耗音頻應用Sigma-DeltaADC研究[D]. 合肥：中國科學技術大學，2010：17—26.

LIU Z M. Research on 16-bit low-power audio application Sigma-DeltaADC[D]. Hefei：University of Science and Technology of China，2010：17—26. （In Chinese）

[8] ? ?王江濤，李海啟，宋焱，等. 2.2 MHz，8.3 mW多位量化連續(xù)時間Sigma-Delta 調制器設計[J]. 微電子學與計算機，2014，31（8）：10—14.

WANG J T，LI H Q，SONG Y，et al. A 2.2 MHz，8.3 mW multi-bit continuous-time Sigma-Delta modulator[J]. Microelectronics & Computer，2014，31（8）：10—14. （In Chinese）

[9] ? ?TRAN B，HUYNH C. A 12-bit 33-mW and 96-MHz discrete-time sigma delta ADC in 130 nm CMOS technology[C]//2019 International Symposium on Electrical and Electronics Engineering （ISEE）. Ho Chi Minh City，Vietnam：IEEE，2019：1—6.

[10] ?AZIZI N I M，RUSLAN S H. Design of a low power 0.25 μm CMOS comparator for Sigma-Delta analog-to-digital converter[C]//2015 IEEE Student Conference on Research and Development （SCOReD）. Kuala Lumpur，Malaysia：IEEE，2015：638—642.

[11] ?SANDHYA L. High speed latched comparator in 0.35 μm CMOS process[C]//2015 Global Conference on Communication Technologies （GCCT）.Thuckalay，India：IEEE，2015：150—154.

[12] ?殷湛，郭立，楊吉慶. 一種用于流水線ADC的高速電壓比較器[J]. 微電子學與計算機，2006，23（2）：182—184.

YIN Z，GUO L，YANG J Q. A high-speed voltage comparator for pipeline ADC[J]. Microelectronics & Computer，2006，23（2）：182—184. （In Chinese）

收稿日期：2020-10-19

基金項目：國家自然科學基金資助項目（61873196），National Natural Science Foundation of China（61873196）

作者簡介：張濤（1967—），男，湖北武漢人，武漢科技大學教授，博士

通信聯系人，E-mail：2326996855@qq.com