劉東來

摘要：本文設(shè)計(jì)了一種應(yīng)用于射頻能量收集芯片的參考電壓輸出緩沖器，并利用軟件仿真加以驗(yàn)證;并為射頻能量收集芯片設(shè)計(jì)了最大可輸出3V的參考緩沖器。采用SMIC 180nm CMOS工藝完成電路設(shè)計(jì)，核心面積為0.012mm2，spectre仿真結(jié)果顯示，參考緩沖器的單位增益帶寬大于40MHz，直流增益大于78dB，共模抑制大于80dB，電源電壓抑制比大于80dB，從而證明所設(shè)計(jì)的參考電壓緩沖器滿足應(yīng)用需求。

關(guān)鍵詞：參考電壓，參考電壓緩沖器，能量收集芯片

引言

近年來，5G通信、智能家居、物聯(lián)網(wǎng)等領(lǐng)域的便攜式電子產(chǎn)品發(fā)生了顛覆性的改進(jìn)，成為我們社會(huì)中不可或缺的一部分。而電池作為傳統(tǒng)的能量來源，對(duì)產(chǎn)品的使用、壽命和成本提出了嚴(yán)格的使用限制，然而，射頻能量收集器卻可持續(xù)不斷地為電子設(shè)備供電。目前，射頻能量已經(jīng)成為新型能源的研究重點(diǎn)，隨著自供電系統(tǒng)的CMOS射頻能量收集芯片朝著高速和高精度的方向發(fā)展，參考電壓的快速穩(wěn)定成為設(shè)計(jì)的主要難點(diǎn)。對(duì)于單片集成的能量收集芯片，片上參考緩沖器不允許采用大電容穩(wěn)壓，電壓波動(dòng)需要依賴參考緩沖器自身驅(qū)動(dòng)能力來消除。

1、參考電壓緩沖器電路設(shè)計(jì)

所設(shè)計(jì)的參考電壓緩沖器如圖 1所示。由于電源電壓為3.3V，參考電壓為3V，所以采用NMOS管作為輸入管。第一級(jí)采用折疊共源共柵結(jié)構(gòu)，通過電流的合適分配可以同時(shí)提高輸入管的跨導(dǎo)和共源共柵結(jié)構(gòu)的輸出電阻，達(dá)到增益最大化。而且提高輸入管的跨導(dǎo)可減小輸入失調(diào)電壓和增大帶寬。第二級(jí)采用Class AB的輸出級(jí)結(jié)構(gòu)，可以在保證極低的靜態(tài)功耗下提供足夠的動(dòng)態(tài)電流，從而提高大信號(hào)響應(yīng)時(shí)的速度。第一級(jí)和第二級(jí)之間采用共源共柵miler補(bǔ)償方式來保證環(huán)路穩(wěn)定性，經(jīng)補(bǔ)償后該參考電壓緩沖器環(huán)路可以近似看成單極點(diǎn)系統(tǒng)。

開關(guān)切換過程重參考電壓穩(wěn)定的狀態(tài)分為非線性大信號(hào)建立和線性小信號(hào)建立。10%的建立時(shí)間用于大信號(hào)的壓擺，90%的建立時(shí)間用于小信號(hào)的線性響應(yīng)。雖然本設(shè)計(jì)的參考電壓為3V，但是通常參考電壓的最大波動(dòng)在百毫伏量級(jí)。因此可假設(shè)開關(guān)切換導(dǎo)致的最大電壓變化為1V，則壓擺率SR為

SR=1/（0.1*31.25ns/2）=640V/us

假設(shè)能量收集芯片的采樣電容為2pF，則參考緩沖器需要提供的最小電流為

Iout=SR*2pF=1.28mA

對(duì)于單極點(diǎn)系統(tǒng)，其階躍響應(yīng)為[12]

其中，ε為穩(wěn)定誤差，τ為時(shí)間常數(shù)，β為反饋系數(shù)，GBW為運(yùn)放的單位增益帶寬，則響應(yīng)時(shí)間為

對(duì)于一般，ε為1/213，則該放大器的最小單位增益帶寬為GBW=

-ln（ε）/（2*π*31.25ns*0.9）=51.01MHz

放大器的有限開環(huán)直流增益會(huì)在閉環(huán)系統(tǒng)中引入增益誤差ξ=1-Aβ/（1+ Aβ）對(duì)于能量收集芯片，增益誤差ξ應(yīng)小于1/213，因此放大器的開環(huán)直流增益應(yīng)大于78dB。

2、模擬仿真結(jié)果

在SMIC 180nm CMOS工藝下對(duì)參考電壓緩沖器進(jìn)行了設(shè)計(jì)和仿真。版圖如圖 4所示，核心為0.012mm2。接下來分析均基于后仿真進(jìn)行，仿真條件為：溫度-40～85°C，電源電壓2.4～3.6V，負(fù)載2pF。圖 5為參考緩沖器的環(huán)路頻率特性以及相應(yīng)的相位裕度，帶寬和直流增益，其直流增益>78，帶寬>40MHz，相位裕度>45°。圖 6為共模抑制比頻率特性和直流共模抑制比，直流共模抑制比>80dB。圖 7為電源抑制比頻率特性和直流電源抑制比，直流電源抑制比>80dB。圖 8為參考電壓波動(dòng)的情況，雖然最大波動(dòng)達(dá)到560mV，但是所設(shè)計(jì)的參考電壓緩沖器依然可以在半個(gè)周期內(nèi)穩(wěn)定參考電壓。

3、結(jié)論

本文分析了參考電壓緩沖器電路性能的影響，并根據(jù)射頻能量收集芯片的參數(shù)設(shè)計(jì)參考電壓緩沖器電路。緩沖區(qū)一級(jí)電路采用NMOS管作輸入，基于折疊共源共柵結(jié)構(gòu)，使得電路達(dá)到增益最大化。緩沖區(qū)二級(jí)電路基于Class AB的輸出結(jié)構(gòu)，保障大信號(hào)響應(yīng)時(shí)的速度，電路一級(jí)和二級(jí)之間基于共源共柵補(bǔ)償方案保證系統(tǒng)環(huán)路的可靠性，經(jīng)過后仿真分析，所設(shè)計(jì)的電路完全滿足應(yīng)用需求。

參考文獻(xiàn)：

[1]向指航，徐衛(wèi)林，段吉海，周茜，韋保林. 應(yīng)用于可穿戴式設(shè)備的超低功耗SAR ADC研究與設(shè)計(jì). 電子器件 2018，41（3）： 808-812.

[2]劉瀅浩，劉宏，徐樂，田彤. 一種Vcm-Based10位16M采樣率低功耗逐次逼近型模數(shù)轉(zhuǎn)換器. 微電子學(xué)與計(jì)算機(jī) 2017，34（11）： 99-103.

[3]焦子豪，張瑞智，金鍇，盛煒，張鴻. 用于高速模數(shù)轉(zhuǎn)換器的非對(duì)稱全差分參考電壓緩沖器. 西安交通大學(xué)學(xué)報(bào) 2020，54（5）： 109-116.

[4]廖方云，王績(jī)偉，谷京儒，劉興輝. 一種提高SAR ADC的D/A轉(zhuǎn)換精度的方法. 微電子學(xué) 2019，49（5）： 598-601，608.

[5]陳亮，謝亮，金湘亮. 應(yīng)用于高速高精確度流水線ADC參考電壓緩沖器. 太赫茲科學(xué)與電子信息學(xué)報(bào) 2016，14（1）： 131-135，147.

[6]孫帆，黃海波，盧軍，陳宇峰. 一種新型的12位SAR ADC設(shè)計(jì). 電子技術(shù)應(yīng)用 2019，45（11）： 36-41.

[7]Zhu Y，Chan C，Chio U，Sin S，U S，Martins RP，Maloberti F. A 10-bit 100-MS/s Reference-Free SAR ADC in 90 nm CMOS. IEEE J SOLID-ST CIRC 2010，45（6）： 1111-1121.

項(xiàng)目名稱：應(yīng)用于自供電系統(tǒng)的CMOS射頻能量收集芯片的研究項(xiàng)目來源：永州市2020年度指導(dǎo)性科技計(jì)劃項(xiàng)目編號(hào)：2020-YZKJ-040。