王 周，劉興輝，趙建中

（1.遼寧大學 物理學院，遼寧 沈陽 110000；2.中科院微電子研究所，北京 100000）

0 引 言

USB總線作為一種高速串行總線，其極高的傳輸速度能滿足高速數據傳輸的應用環(huán)境要求，同時因其兼有供電簡單、便捷、擴展簡易、兼容性好、支持熱插拔等優(yōu)點，現(xiàn)已逐步成為各類電子器件數據傳輸所使用的標準擴展接口和必備接口之一[1]。USB設備對速率及偏差有著嚴格的協(xié)議，在高速模式下，USB接口的數據速率為480×（1±0.05%）MHz，應用如數碼相機；在全速模式下，USB接口的數據速率為12×（1±0.25%）MHz，應用如聲音傳輸；在低速模式下USB接口的數據速率為1.5×（1±1.5%）MHz，應用如鼠標等。

傳統(tǒng)無晶振內部電路的設計多為采用RC振蕩器[2]，由于內部RC振蕩電路時鐘頻率會隨著PVT等因素漂移，而可能在中心頻點產生最大±25%的頻率偏差，不能夠滿足USB設備在全速模式時鐘精度±2 500 ppm，以及高速模式時鐘精度為±500 ppm的協(xié)議要求[3]，必須設計無晶振USB芯片的內部時鐘自校準電路，經校準后滿足精度的準確時鐘才能夠用來做USB內部電路的時鐘。現(xiàn)有設計多是基于識別起始幀（Start of Frame，SOF）包，以SOF包間隔為時間基準，即USB標準協(xié)議要求的SOF全速固定間隔1 ms做校準調整[4-5]。

文獻[6]只對USB傳輸數據包的標識符（Packet Identifier，PID）進行判斷是否是SOF的PID域，降低了SOF識別電路的設計難度，但是在復雜的電路工作環(huán)境中，USB總線信號上存在著各種干擾，使信號電平瞬間翻轉，導致誤識別或者丟失SOF包的概率存在。另外，由于內部振蕩器時鐘頻率在未校準前采樣時鐘頻率會存在較大偏差，進一步加大了識別SOF包錯誤的概率。

文獻[7]對SOF包全部信息做校驗來確定是否為SOF包，利用傳統(tǒng)時間基準SOF間隔做校準。但是SOF包內標準的同步（Synchronous，SYNC）字段的KJKJKJ序列是固定的長度，首次同步時可用來做校準電路的一個基準，包括文獻[7]的現(xiàn)有設計均未利用SYNC碼計數值為基準在初次采樣到SOF，即校準時鐘偏差。

基于此，本文提出無晶振USB 2.0設備時鐘的新型校準設計方法，針對無晶振USB設備內部振蕩電路輸出時鐘做時鐘校準。首先對USB串行差分數據信號進行多相位采樣，識別SOF包內SYNC碼的KJKJKJ序列進行計數，根據計數值調整RC振蕩器參數進行一次預校準，將偏差鎖定在一個較小范圍，然后再利用補償思想，對SOF包全部信息進行校驗，自校準速度更快更準。利用SOF包的SYNC碼參與校準，這對于頻率偏差較大時鎖定速度和準確度的提升是十分明顯的。

1 無晶振USB設備時鐘校準技術方案

1.1 SOF包格式

USB 2.0協(xié)議規(guī)定的SOF包[8-9]具體包括8 bit的SYNC域、8 bit的PID域、11 bit的幀號（Frame Number）域、5 bit的循環(huán)冗余校驗（Cyclic Redundancy Check，CRC）域及2 bit的信息包結束（End of Packet，EOP）域。其中，EOP域是2 bit的USB總線DP/DM兩個差分信號都為低電平的（Single Ended，SE）狀態(tài)，作為包結束標志。包格式及編碼[10]后的部分波形圖如圖1所示。

圖1 SOF包格式及編碼后的部分波形圖

1.2 識別過程

本校準方法包括以下步驟：

步驟1：采樣識別USB 2.0總線數據上的SOF包，同時對包內SYNC碼的KJKJKJ序列期間進行計數，SOF包完整識別后輸出計數值進行預校準RC振蕩器，并輸出校驗SOF成功標志。

步驟2：進入正常模式進行計數，在下一次完整檢測出SOF包，利用此時計數結果與預設的應當計數值[11]進行比較，根據比較的結果調整輸出參數。

步驟3：根據輸出參數調整RC振蕩器輸出時鐘頻率。

在內部時鐘未達到協(xié)議規(guī)定的偏差精度前，正常模式下周期循環(huán)步驟1～步驟3，做動態(tài)校準。頻率調整示意圖如圖2所示。

圖2 頻率調整示意圖

1.2.1 步驟1檢測SOF具體流程

1）將USB串行差分總線信號轉換成單信號的串行信號和SE0狀態(tài)信號。

2）判斷信號是否出現(xiàn)SYNC特征。當檢測到信號下降沿時，統(tǒng)計串行信號每個比特位當前時鐘脈沖的周期數，進一步若信號數據符合SYNC域的“010101”特征，則判斷檢測SYNC碼成功，輸出成功標志，鎖定SYNC脈沖總計數值直到一次校準結束清0，進入步驟3）；否則回到空閑狀態(tài)等待下降沿。

3）檢測PID域。根據步驟2）計算的每bit脈沖平均時鐘周期數，利用補償思想對后面的串行信號進行10個周期數的數據采樣，解碼并判斷2～10 bit位信號值是否符合PID域值特征為“10100101”，若是則進入步驟4），若否則等待串行差分信號檢測到SE0回到空閑狀態(tài)，或者USB串行差分信號出現(xiàn)位填充錯誤，立即返回空閑狀態(tài)。

4）接收幀號域同時進行CRC校驗計算。利用補償思想繼續(xù)進行11個信號脈沖周期數據采樣，解碼信號的幀號域值并鎖存入寄存器進行CRC校驗運算，進入步驟5），此過程中若檢測到SE0狀態(tài)或者發(fā)現(xiàn)位填充錯誤則立即返回空閑狀態(tài)。

5）接收CRC域，判斷CRC校驗結果。利用補償思想繼續(xù)數據采樣5個信號脈沖。解碼信號的CRC域值并鎖存入寄存器進行CRC循環(huán)冗余校驗運算。若校驗結果準確則進入步驟6），否則等待串行差分信號檢測到SE0回到空閑狀態(tài)，或者發(fā)現(xiàn)位填充錯誤立即返回空閑狀態(tài)。

6）檢測EOP。USB串行差分信號出現(xiàn)連續(xù)兩個單比特的SE0狀態(tài)，即為USB傳輸包結束標志EOP。若檢測到EOP則證明SOF包檢測成功，開始校準計數并回到空閑狀態(tài)，否則2個信號脈沖周期后同樣返回空閑狀態(tài)。預調準模式下檢測成功則輸出SYNC“010101”單比特脈沖計數值，進行RC振蕩器預校準，校準一次后進入正常模式。檢測SOF流程如圖3所示。

圖3 檢測SOF流程

1.2.2 CRC5校驗算法

數據在計算機系統(tǒng)中形成、存取和傳送的過程中，由于隨機噪聲的影響可能發(fā)生錯誤，USB協(xié)議為了檢測和減少這類錯誤，對每個包提供了循環(huán)冗余校驗，若出現(xiàn)了錯誤，則認為該包損壞[12]。設D(x)代表信息碼多項式，G(x)為系統(tǒng)規(guī)定的生成多項式，信息碼長度為k位，循環(huán)冗余碼長度為n位，則校驗碼的長度為(n-k)位。

1）循環(huán)冗余碼的發(fā)送

首先，利用生成多項式G(x)的最高位xn-k去乘D(x)，然后用G(x)去除可得：

余數為R(x)。由于沒有進位模2的加減法都是一樣的，所以應有：

然后將式（2）左邊作為信息碼M(x)發(fā)送去接收端。

2）循環(huán)冗余碼的接收

即：

余數為0表示除盡。如果傳輸有錯，余數則不為0。

1.2.3 步驟2計算過程

預處理后進行正常模式，利用待校準時鐘對從成功檢測到SOF到下次成功檢測到SOF之間1 ms進行計數，利用計數值C與預設的計數值R通過式（5）得到要調整的RC振蕩器參數G，對應RC振蕩器調整的不同檔位。

式中S為滿足精度的RC振蕩器所能調整的最大檔位范圍值。

2 核心思想

預處理思想：利用SOF包的SYNC域經編碼后的KJKJKJ電平翻轉進行計數，在此狀態(tài)中理想計數值應為一固定值a，但由于PVT導致的振蕩器時鐘頻率漂移后計數值為b，第一次鎖定之前a，b值會有較大的偏差范圍，利用a，b的值對應C，R分別代入式（5），調整RC振蕩器參數G做預校準。

補償思想：頻率存在偏差時，相對于數據脈沖，采集數據的時鐘邊沿會累計出現(xiàn)前移或后移，如果每次都在同一時刻采樣數據，會累計出錯。設計利用SOF包的SYNC域經編碼后的KJKJKJ電平翻轉進行計數，取6周期平均值，保留余數部分，即為單比特脈寬整數值n和余數值m，對后續(xù)的USB串行差分信號進行補償采樣，確定每個比特位所代表的電平值。

具體補償采樣與判定USB串行信號單比特電平值的方法為：利用2個計數器，即計數器1（整數計數器）和計數器2（余數計數器），對USB串行信號進行采樣計數。采樣過程中，若檢測到USB串行信號邊沿跳變（上升沿或下降沿），則初始化計數器1和計數器2為若采樣到USB串行信號為電平狀態(tài)，則計數器1加1。當計數器1的值為時，則判定此刻串行信號的電平為USB串行信號的取值電平。當計數器1的值累加到n-1時，則該時刻計數器1歸0，并且將計數器2的值增加m。同時，采樣過程中，若計數器2的值大于等于6（全速模式單bit脈沖標準計數值），代表小數部分的采樣周期已經冗余出整數個采樣周期，則在下一時刻將計數器2減去6。并且在此時刻暫停1周期計數器1計數，補償小數部分溢出的采樣周期，防止由于小數部分采樣周期的累加，導致后續(xù)采樣電平誤判而引起SOF包識別錯誤。以每個待校準時鐘采樣周期的速度對USB串行信號取值。

3 仿真結果分析

本文設計研究的無晶振USB 2.0設備時鐘的新型校準設計方法采用Semiconductor Manufactory International Corporation 65 nm工藝，全速模式下把時鐘頻率校準到滿足協(xié)議要求，設計的仿真綜合使用Synopsis的仿真綜合工具。

圖4為正偏差較大時預處理后的時鐘頻率校準結果仿真波形。對SYNC的KJKJKJ序列多相位采樣，首次檢測到SOF時利用計數值進行預校準，初始待校準時鐘為74.97 MHz，正偏差24.95%，將待校準時鐘校準到64.90 MHz，偏差縮小了16.79%，同時可見初始頻率的偏差越大，預校準后縮小幅度越明顯，對后續(xù)校準越有利。

圖4 正偏差校準波形

圖5為第11次校準時的時鐘頻率。本設計所使用的RC振蕩器有2 048個可調整的檔位，結合圖5可以看出校準到11次時，RC振蕩器輸出的時鐘已經能夠滿足協(xié)議的要求。圖5中，高速模式下時鐘周期為2 083 ps，頻率為480.07 MHz，相對于480 MHz時鐘頻率滿足500 ppm的要求；全速模式下時鐘周期為16 668 ps，頻率為60.00 MHz，相對于60 MHz的時鐘頻率滿足2 500 ppm。

圖5 校準完成時鐘頻率

表1為本文所提USB 2.0設備的無晶振時鐘校準設計方法與相關文獻在校準目標、校準精度、第一次校準的時間點對比。從中可以看出，本設計方法相對其他方案在速度、準確度方面有所提升，優(yōu)于其他設計。對于偏差較大的初次校準，本文設計更能節(jié)省校準時間，也能提高后續(xù)校準精度。

表1 不同設計的校準方案

4 結 論

本文提出一種無晶振USB 2.0設備內部振蕩電路時鐘校準設計方法并進行實現(xiàn)。本設計同時利用SOF包內SYNC碼JKJKJK序列及SOF包間隔做時間基準，利用時間基準內待校準時鐘計數值調準RC振蕩器輸出時鐘頻率，優(yōu)勢是第1次校準，采集到SOF包即可進行校準，縮小時鐘偏差，而無需連續(xù)2次準確采集到SOF包，最終將時鐘頻率校準到全速60.00 MHz，高速480.07 MHz滿足協(xié)議要求的頻率偏差范圍。