甄國涌，曹 飛，陳建軍，賈興中

（中北大學 電子測試技術(shù)國家重點實驗室，山西 太原 030051）

0 引言

隨著電子產(chǎn)業(yè)的快速發(fā)展以及航空航天實驗條件的不斷嚴苛，搭載設備的小型化、集成化也在不斷提升要求。圖像數(shù)據(jù)作為直觀的數(shù)據(jù)來源，扮演了越來越重要的數(shù)據(jù)支撐角色。對于航空航天設備，一般都具有空間受限、能耗珍貴、帶寬有限的特點[1-2]，所以搭載的圖像采集系統(tǒng)必須要在保證圖像質(zhì)量的前提下，盡量降低功耗，期望可以長時間工作，并盡量降低碼率，期望可以節(jié)省存儲空間、降低帶寬使用率。例如某遙測設備，遙測帶寬一般為2 Mb/s～5 Mb/s，工作時長可能長達數(shù)小時，需要實時獲取設備運行狀況圖像[3-4]，對于大部分的可行方案，有些采用普通ARM 處理器架構(gòu)可以做到實時傳輸，但是圖像分辨率較低；有些采用FPGA 采集、Flash存儲、DDR 讀取設計框架，可以做到高分辨率[5-6]，但是實時性和碼率要求不達標。

基于以上實際需求，采用國產(chǎn)化海思主控芯片Hi3516D，設計了一種低功耗、低碼率、高質(zhì)量的圖像采集系統(tǒng)。

1 總體方案設計

嵌入式系統(tǒng)設備的小型化、芯片的高集成度，使得芯片的功耗明顯增大。據(jù)資料顯示，芯片穩(wěn)定工作后溫升10 ℃，其可靠性將會降低近一半。其中包含電遷移、連線阻抗增大、線延時增加等問題，最終導致時延故障率增大[7]。

所以基于降低功耗的設計思想，系統(tǒng)設計方案如圖1所示，整體分為5 個模塊：圖像采集模塊、主控模塊、存儲模塊、RS422 通信模塊、電源模塊。

圖1 總體方案設計

圖像采集模塊采用高動態(tài)低功耗AR0230CS 傳感器，通過SLVS 接口將圖像數(shù)據(jù)送至主控模塊。其擁有96 dB的高動態(tài)范圍、41 dB 的高信噪比，最大輸出能力為1080P@60fps，此時線性模式下典型功耗為386 mW。芯片內(nèi)部采樣一個R/G/B 分量只使用一個晶體管，然后利用插值計算得到每個Piexl，在芯片設計層就降低了功耗[8]。

主控模塊采用國產(chǎn)海思公司的Hi3516D 芯片，通過MIPI 管理器接收來自CMOS 圖像采集模塊的數(shù)據(jù)，并進行優(yōu)化處理、H264 編碼壓縮，通過UART 接口輸出至RS422通信模塊，本UART 支持的最大碼率為3 Mb/s。芯片設計從先進的低功耗工藝和低功耗架構(gòu)出發(fā)，同時采用ARM Cortex A7 的內(nèi)核，最大輸出能力為1080P@60fps，此時典型功耗為1.1 W[9]。

存儲模塊使用4 Gb 的DDR3 和256 Mb 的Flash，型號分別為K4B4G1646E、MX25L25635F，其中DDR3 在離線模式下處理主控模塊的圖像數(shù)據(jù)，而Flash 則用于存儲Linux 運行鏡像系統(tǒng)。該DDR3 最高支持600 MHz 的工作頻率，可設置Power Down、Self Refresh 等低功耗模式，使能自動低功耗后，系統(tǒng)處于空閑狀態(tài)，自動控制DDR3進入到普通低功耗模式；當系統(tǒng)需要進入到待機模式時，控制DDR3 進入到自刷新低功耗模式，該模式下可以將DDR3 的功耗降至最低，同時保持DDR3 中的數(shù)據(jù)。

通信模塊采用RS422 接口，芯片選用ADM2682E，接收主控芯片Hi3516D 輸出的圖像數(shù)據(jù)并通過RS422 接口發(fā)送出去。該芯片集成了一個5 kV rms 隔離DC/DC電源，不需要外部DC/DC 隔離模塊，節(jié)省了PCB 布局資源，也節(jié)省了額外的芯片供電功耗。本設計在開始圖像采集后使能發(fā)送器、禁止接收器，一直處于單向發(fā)送數(shù)據(jù)的狀態(tài)，以降低功耗。

電源模塊主要采用MP2122、TPS82084 等高效率DC/DC。線性電源發(fā)熱量大、效率低、在輸出功率較大的情況下（如2 A 以上）需要加裝體積龐大的散熱片，針對于目前空間有限、期望低功耗的系統(tǒng)顯然不適合。經(jīng)過電流評估，著重考慮兩路較關(guān)鍵、功耗較大的電源，分別為Hi3516D的內(nèi)核1.1V電壓，平均電流約為900mA，最大電流為1A；AR0230CS的IO引腳1.8V電壓，平均電流約為260mA，最大電流為310mA?？紤]溫度的影響并留有50%以上的設計余量，再綜合布局空間、成本、供貨周期來選擇，選擇MP2122提供Hi3516D的內(nèi)核1.1V電壓，TPS82084提供AR0230CS的IO引腳1.8V電壓。其中MP2122 的電流能力為2 A，雙路PWM 輸出，靜態(tài)電流為45 μA，5 V 輸入、1.1 V 輸出情況下，負載電流約為900 mA 時，效率高達90%；TPS82084 的電流能力為2 A，靜態(tài)電流為17 μA，背部集成功率電感，節(jié)省了PCB 布局，3.3 V 輸入、1.8 V 輸出情況下，負載電流約為300 mA時，效率高達92%。

2 硬件設計

2.1 動態(tài)調(diào)壓硬件電路設計

為了進一步降低功耗、發(fā)揮Hi3516D 的低功耗架構(gòu)優(yōu)勢，為主控芯片關(guān)鍵的、功耗較高的電源支路添加AVS（Adaptive Voltage Scaling）支持，使得系統(tǒng)可以根據(jù)運行不同業(yè)務CPU 占用率來動態(tài)調(diào)節(jié)這兩路電壓[10-11]。

圖2 是MP2122 的動態(tài)調(diào)壓硬件電路圖，包含一路AVS調(diào)壓電路AVS-Core，一路內(nèi)核電壓輸出CPU_DDR_VDD_Core。MP2122 輸出電壓計算公式為：

圖2 MP2122 動態(tài)調(diào)壓硬件電路

MP2122 為DC/DC 開關(guān)電源，DC/DC 電路是一個負反饋運算放大電路，PWM 信號相當于對反饋信號做補償。由Hi3516D 輸出的PWM 波形經(jīng)過RC 低通濾波器后會輸出0～3.3 V 不同電壓的直流電平，疊加到反饋引腳FB 上，經(jīng)過內(nèi)部負反饋運算放大電路計算，從而控制Vout的輸出電壓[12]，其中添加AVS 支持的CPU_DDR_VDD_Core的供電范圍為[0.8，1.3]V。

2.2 動態(tài)調(diào)壓電路參數(shù)計算

根據(jù)運放的虛短、虛斷特性以及基爾霍夫定律，可以得到如下關(guān)系（R2 用于調(diào)試環(huán)路穩(wěn)定性，以下關(guān)系式忽略R2）：

綜合以上計算可得：

可以得出，當Vpwm取得最大值時，Vout取得最小值；當Vpwm取得最小值時，Vout取得最大值。最后求得關(guān)系式：

先評估調(diào)壓范圍，Vref是MP2122 的參考電壓0.608 V，MP2122 輸出的電壓范圍為Vout（max）=1.3 V，Vout（min）=0.8 V，故R1/R3=0.986，R1/（R4+R5+R6）=0.152；優(yōu)先選定R5=1 kΩ，C5=2.2 μF，調(diào)壓時間2.2RC=4.84 ms；優(yōu)先選定R3=12.7 kΩ，計算出反饋管腳的上分壓電阻值R1=12.7 kΩ、R4=499 Ω、R6=80.6kΩ；FB1管腳前預留一個電阻R2，用于調(diào)節(jié)MP2122 的環(huán)路穩(wěn)定性，計算方法如下：

其中，等式右邊的200 kΩ 是一個工程經(jīng)驗值。根據(jù)計算得R2=103.5 kΩ，取標稱值102 kΩ。

調(diào)壓時間約束在15 ms 以 內(nèi)，C5 選 擇2.2 μF，C5 若選擇太小，芯片的IC 管腳一般有1～10 pF 的輸入電容，芯片的負載電容對濾波電路影響較大；C5 若選擇太大，影響濾波電路的高頻特性。權(quán)衡電源質(zhì)量和PWM 的調(diào)節(jié)步長，選定PWM 頻率為100 kHz。

3 軟件設計

3.1 低功耗模塊設計

對于Hi3516D 芯片，應用了多電壓域設計，初始有4個電源域，分別供應不同的邏輯模塊（CORE、DDR、MEDIA、CPU）電壓，互不影響。本設計中，從功耗、結(jié)構(gòu)等因素考慮，采用CPU@600M 低頻場景，2 路電源供電，一路將CORE、DDR、CPU合并為CPU_DDR_VDD_Core和單獨一路MEDIA_Core。

低功耗模塊使用AVS 功能，由于制造工藝中伴隨的各種情況導致芯片存在片上的PVT（Process、Voltage、Temperature） 偏差，這種偏差為AVS 技術(shù)提供了依據(jù)。AVS 可以根據(jù)運行場景的不同，動態(tài)設置不同的頻率和電壓水平來滿足當前的電路時序和性能要求[13-15]。

如圖3 所示，處理器經(jīng)過BOOT 初始化、內(nèi)核引導和系統(tǒng)文件掛載，啟動sample_venc 圖像采集程序后，Hi3516D 根據(jù)應用程序需求，調(diào)用PLL（Phase Locked Loop）單元提供相應的運行頻率、調(diào)用HPC（Hardware Power Controller）提供相應的工作電壓。其中HPC 根據(jù)預先設定的AVS 算法，依據(jù)Speed Monitor、Performance Monitor 和T-Sensor 的反饋數(shù)據(jù)，通過PMU（Power Management Unit）Interface 控制外部DC-DC，動態(tài)調(diào)節(jié)CPU_DDR_VDD_Core 和MEDIA_Core 的電壓，從而達到降低整芯片平均功耗的效果。

圖3 AVS 工作流程圖

3.2 低功耗模塊配置

低功耗模塊的設計涉及uboot 表格寄存器的配置以及低功耗調(diào)節(jié)內(nèi)核模塊（Hi3516D_pm.ko）的配置。

uboot 表格寄存器的配置分為劃分電源域以及配置最高電壓和CPU 默認工作頻率。寄存器參數(shù)設置見表1。

表1 uboot 表格寄存器的配置

表1 中,系統(tǒng)控制寄存器的基地址為0x2005_0000，偏移地址015C 為系統(tǒng)啟動專用寄存器11；CRG（Clock and Reset Generator 時鐘模塊）寄存器的基地址為0x2003_0000，偏移地址0000 為系統(tǒng)APLL 配置寄存器0，0004為系統(tǒng)APLL 配置寄存器1。

Hi3516D_pm.ko 是低功耗調(diào)節(jié)內(nèi)核模塊，由于本設計采用2 路電源域，故此內(nèi)核模塊包含兩個方面的功耗調(diào)節(jié)。模塊參數(shù)設置見表2。

表2 低功耗調(diào)節(jié)內(nèi)核模塊參數(shù)設置

4 結(jié)果分析及驗證

4.1 功耗測試

本測試選取了4 種典型分辨率、幀頻25 f/s、采集畫面為激烈打斗的漫威視頻。計系統(tǒng)開始運行為t=0 時刻，分別取t={5、10、15、20、25}min 的狀態(tài)，計算其平均值，結(jié)果如表3 所示。

表3 功耗測試及SDK 在線測試

由表3 可知，采用AVS 后，CPU 頻率平均在550～590 MHz，相比無AVS 時恒定的600 MHz 降幅約為2%～8%；無AVS 時，5 V 供電情況下電流約為0.45 A，功耗約為2.5 W，采用AVS 后，CPU_DDR_VDD_Core 的功耗在200～220 mW，MEDIA_Core 功耗500～520 mW，整體功耗在2.1～2.3 W，降幅約為8%～16%。

4.2 圖像質(zhì)量測試

圖像質(zhì)量測試指標采用PSNR（峰值信噪比），對H.264編碼壓縮后進行RS422 傳輸?shù)囊曨l進行質(zhì)量評價。

基于4.1 中的測試環(huán)境和條件，使用軟件VQMT 計算YUV 格式文件的PSNR 值，得到的7 500 幀（25 f/s，300 s）圖像的PSNR 值，并求出平均值，如表4 所示。

表4 多種分辨率的PSNR 測試

分析表4 可知，本系統(tǒng)工作在常見的4 種分辨率下的PSNR 都處于36～37 dB 區(qū)間，客觀表明本采集系統(tǒng)圖像質(zhì)量良好。PSNR 值大于28 dB 時，圖像質(zhì)量無明顯差異，處于35 dB～40 dB 區(qū)間時，人眼已分辨不出圖像之間的差異[16]。

5 結(jié)論

本設計采用低功耗AR0230CS 圖像傳感器作為圖像采集前端、低功耗架構(gòu)的國產(chǎn)Hi3516D 芯片作為主制、高效率的電源模塊，在硬件和軟件的設計中都采用了AVS 技術(shù)，設計了一套高性能圖像采集系統(tǒng)，一定程度上降低了功耗，滿足設計要求。