付顏龍 王圓 趙曉宇

摘? 要：硅通孔技術(shù)（TSV）是一種實(shí)現(xiàn)三維集成電路的方法。為了加快三維集成電路的制造測(cè)試速度，必須對(duì)TSV結(jié)構(gòu)精確建模。該文提出了一種利用CAD工具提取TSV電路模型的方法。通過三維全波模擬，可揭示常見的 TSV參數(shù)和故障對(duì)TSV電路模型的影響。該文方法所提取的模型表明，襯底電導(dǎo)率對(duì)TSV故障的表征有較大的影響，相對(duì)較大的針洞不會(huì)改變TSV特征參數(shù)。

關(guān)鍵詞：三維集成電路? 參數(shù)提取? TSV分析? TSV故障

中圖分類號(hào)：TN40? ? ? ? ? ? ? ? ? ? ? ? ? 文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1672-3791（2021）04（a）-0047-04

Establishment and Analysis of TSV Equivalent Circuit Model

FU Yanlong? WANG Yuan? ZHAO Xiaoyu

（Ordos Institute of Applied Technology， Ordos， Inner Mongolia Autonomous Region， 017000 China）

Abstract： Through Silicon Via （TSV） is a technology for realizing three-dimensional integrated circuits. In order to speed up the manufacturing and testing speed of 3D integrated circuits， TSV must be accurately modeled. This paper presents a method to extract TSV circuit model using CAD tools. Through the three-dimensional full-wave simulation， the influence of common TSV parameters and faults on the TSV circuit model is revealed. The extracted model shows that the substrate conductivity has a greater impact on the characterization of TSV faults， and relatively large pinholes will not change the TSV characteristic parameters.

Key Words： 3D integrated Circuit; Parameter Extraction; TSV Analysis; TSV Fault

傳統(tǒng)CMOS工藝的尺度減小速度逐漸放緩，三維集成電路是摩爾定律之外（More than Moore）的一種可能選擇[1-2]。硅通孔技術(shù)（Through Silicon Via，TSV）是三維集成電路的關(guān)鍵技術(shù)，它能夠?qū)崿F(xiàn)芯片之間的垂直連接，縮短延遲時(shí)間，并提供極為密集的IO連接[3]。隨著TSV制造技術(shù)的發(fā)展，準(zhǔn)確、高效地了解TSV電磁特性對(duì)于三維集成電路系統(tǒng)信號(hào)完整性至關(guān)重要[4-5]。開發(fā)有效的3D集成電路測(cè)試方法很有必要，以便盡量減少制造成本和測(cè)試時(shí)間。TSV存在諸如針孔和空洞類型的缺陷，這些缺陷會(huì)影響3D集成電路的性能[6-7]。TSV電路模型可以使用三維全波模擬，其中電場(chǎng)和磁場(chǎng)計(jì)算在整個(gè)三維結(jié)構(gòu)使用麥克斯韋方程。與基于電路理論的模型相比，從全波仿真中提取的TSV模型有望揭示更多細(xì)節(jié)。

1? 無故障TSV模型建立

在HFSS中建立無故障TSV模型（見圖1）。

硅體的電阻率選擇為1 000 Ω·m。該仿真實(shí)現(xiàn)的TSV是一個(gè)長(zhǎng)50 μm，截面直徑為5 μm的銅柱體，該銅柱體外圍覆蓋了一層厚度是100 nm的二氧化硅層，使 TSV與襯底絕緣。在TSV的頂部和底部施加激勵(lì)。為了提取實(shí)現(xiàn)的TSV的s參數(shù)，將求解頻率設(shè)置為1.00 GHz，掃描頻率范圍可以設(shè)置在1.00 MHz～1.00 GHz之間變化，步長(zhǎng)為1.00 MHz。從圖2可以看出，電場(chǎng)沿基片內(nèi)TSV均勻分布。圖3和圖4分別顯示了s11和s21參數(shù)的變化，當(dāng)輸入信號(hào)為1 GHz時(shí)s11的衰減小于0.04 dB。利用HFSS生成了一個(gè)關(guān)于TSV兩端口等效SPICE模型。將該SPICE模型導(dǎo)入ADS環(huán)境，創(chuàng)建TSV等效電路模型。

如果選擇不同的頻率間隔或掃描頻率進(jìn)行仿真，則等效電路中元件的值將發(fā)生變化，但等效電路拓?fù)洳皇苡绊?。電容表示TSV金屬從其端子到介電層表面的電阻。為了提取圖6中的TSV，需將襯底接地。圖5中的R4和C1，主要是電容性的。TSV與襯底之間距離的變化會(huì)影響R4，但不影響起主要作用的C1。

圖6中TSV的表面電流密度分布表明，電流均勻分布在TSV導(dǎo)體表面，襯底中沒有有效電流。

2? 針孔TSV模型參數(shù)的影響

為研究針孔對(duì)TSV的影響，建立了一個(gè)尺寸為2 μm×2 μm的針孔，觀察其對(duì)電場(chǎng)分布和TSV等效電路模型的影響。在與模擬無故障TSV相同的條件下進(jìn)行了三維模擬。從圖7（a）可以看出，襯底在針孔處的體積電流密度急劇增大。提取的電路模型原理圖基本保持不變，只是TSV端子與地之間的阻抗R3和R6急劇下降到23 kΩ以下。

TSV表面和周圍的襯底之間形成圓柱形電容器。針孔在TSV電容器板之間增加了一個(gè)電阻。如果增加的電阻與TSV電容的交流電阻相當(dāng)，則模型中的TSV電容將會(huì)發(fā)生變化。對(duì)于低電導(dǎo)率的電阻襯底，由于針孔而引起的TSV電容的變化可以忽略不計(jì)。事實(shí)上，與通過針孔的傳導(dǎo)電流相比，TSV與襯底之間的位移電流仍然是主導(dǎo)因素，因此TSV電容在電路模型中幾乎保持不變。圖7的針孔為2 μm×2 μm的TSV的S參數(shù)，與圖5的無故障TSV的S參數(shù)相比，表明插入損耗和反射損耗都有明顯的變化。

TSV端子對(duì)地電阻R3和R6，隨著針孔尺寸的增大而減小，但二者不是線性關(guān)系。例如：當(dāng)一個(gè)針孔的尺寸從1 μm2增加到4 μm2時(shí)，R3和R6從55 kΩ下降到23 kΩ，這些結(jié)果都是在TSV正中間的一個(gè)針孔得到的。通過仿真，確定了不同針孔位置對(duì)提取電路模型的影響。結(jié)果表明，針孔位置對(duì)電路模型的整體影響可以忽略。具有截面為3 μm直徑的圓柱形空洞的TSV，從TSV表面向TSV內(nèi)部延伸3 μm。從1 GHz解頻下提取該TSV的電路模型如圖8所示，從圖中可以看出，其等效電路與圖5的電路相同，且參數(shù)值幾乎相同?？昭ǖ拇嬖趯?duì)TSV電容和對(duì)地電阻均無影響。

TSV的內(nèi)部不是交流電流的主要通道，因?yàn)榇蠖鄶?shù)載流子通過一個(gè)TSV表面轉(zhuǎn)移到另一個(gè) TSV終端表面。盡管TSV中存在的空洞是一個(gè)可靠性問題，并破壞了其物理完整性，但在高頻下，除非空洞足夠大，以減少通過TSV的整體交流電流，否則TSV的電氣性能不會(huì)受到明顯影響。

3? 襯底對(duì)TSV模型參數(shù)的影響

襯底電阻率對(duì)TSV模型參數(shù)有較大影響，如果使用高導(dǎo)電性襯底替代電阻襯底，從TSV端子到地面的電阻大幅下降。高導(dǎo)電襯底模型與電阻襯底模型的相比，R3和R6從220 MΩ大幅降至不足5.40 MΩ。襯底電導(dǎo)率對(duì)TSV故障模型的影響是顯著的。在電阻襯底內(nèi)的TSV上有一個(gè)4 μm2的針孔，可以將TSV端子對(duì)地的電阻從220 MΩ降低到小于23 kΩ。然而，在高導(dǎo)電性襯底TSV上，一個(gè)1 μm2的針孔可將端子對(duì)地電阻降低到約5.5 Ω，而且還改變了TSV等效電路模型（見圖9）。

可以看出，電阻襯底TSV端子與地之間的高電阻R3和R6相應(yīng)地被高導(dǎo)電襯底中TSV等效電路中的低電阻R3和R4替代，原因?yàn)楦邔?dǎo)電襯底TSV端子通過針孔形成了與地之間的低阻抗路徑。電感L3、L4說明TSV端子與地之間的阻抗隨頻率增加而變大。

4? 結(jié)語

TSV作為一種新型結(jié)構(gòu)，在測(cè)試中面臨著獨(dú)特的挑戰(zhàn)，需要新的測(cè)試技術(shù)來檢測(cè)TSV參數(shù)故障。該文通過三維全波仿真，提取不同條件下的TSV等效電路模型。結(jié)果表明：（1）集總RLCG元件實(shí)現(xiàn)的無源模型在有限的頻率范圍內(nèi)是有效的;（2）確定了針孔結(jié)構(gòu)缺陷對(duì)TSV等效模型的影響，襯底電導(dǎo)率對(duì)TSV故障的表征有較大的影響;（3）無論襯底類型如何，在1 GHz頻率下，即使是較大的針孔也不會(huì)明顯改變TSV電阻或寄生電容。盡管等效電路模型中TSV對(duì)地電阻隨針孔的大小變化較大，但不同針孔尺寸下TSV電容的變化幅度太小，無法用于故障檢測(cè)。

參考文獻(xiàn)

[1] Gambino J. BEOL Reliability for More-Than-Moore Devices[C]//2018 IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits （IPFA）.2018：1-7.

[2] 羅心月.三維集成電路TSV陣列熱特性研究[D].西安電子科技大學(xué)，2019.

[3] 姚瑤.3D存儲(chǔ)器的內(nèi)建自修復(fù)技術(shù)與TSV容錯(cuò)方法研究[D].合肥工業(yè)大學(xué)，2019.

[4] Apriyana A A A， Ye L， Seng T C. TSV with Embedded Capacitor for ASIC-HBM Power and Signal Integrity Improvement[C]//2019 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference （S3S），2019：1-2.

[5] 談敏.基于復(fù)合激勵(lì)的TSV故障非接觸測(cè)試技術(shù)研究[D].桂林電子科技大學(xué)，2019.

[6] NI Tianming， YAO Yao， CHANG Hao， et al. LCHR-TSV： Novel low cost and highly repairable honeycomb-based TSV redundancy architecture for clustered faults[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，2019，39（10）：2938-2951.

[7] 方旭.三維集成電路中TSV測(cè)試與故障診斷方法研究[D].哈爾濱工業(yè)大學(xué)，2019.