郭瑞東，陳 燕，崔 江

(南京航空航天大學(xué) 自動化學(xué)院，南京 211106)

0 引 言

三級式無刷同步發(fā)電機(jī)以結(jié)構(gòu)簡單、可靠性高和維護(hù)方便等優(yōu)勢在航空電源和電網(wǎng)等領(lǐng)域都有較為廣泛的應(yīng)用[1]，其結(jié)構(gòu)如圖1所示。

圖1 同步發(fā)電機(jī)結(jié)構(gòu)圖

發(fā)電機(jī)在起動和運(yùn)行過程中，主勵磁機(jī)通過整流器為主發(fā)電機(jī)供應(yīng)勵磁電流，因此旋轉(zhuǎn)整流器在同步發(fā)電機(jī)的工作狀態(tài)下起著重要的作用?？紤]旋轉(zhuǎn)整流器長期處于高轉(zhuǎn)速和高溫的工作環(huán)境，在離心力和熱應(yīng)力的影響下，旋轉(zhuǎn)整流器極易損壞部件[2]。對整流器的運(yùn)行狀態(tài)實(shí)現(xiàn)監(jiān)測，確保發(fā)電機(jī)處于安全運(yùn)行狀態(tài)具有一定的實(shí)際工程價值。

目前,針對發(fā)電機(jī)故障多通過采集內(nèi)部可監(jiān)測信號，并使用信號處理方法實(shí)現(xiàn)診斷分析。例如，海軍工程大學(xué)的張超等[5]通過對勵磁電流進(jìn)行頻譜分析。并以諧波含量為依據(jù)完成旋轉(zhuǎn)整流器的狀態(tài)分析；哈爾濱工程大學(xué)的Zhang Jingnan等[6]搭建仿真模型，并對定子相電流實(shí)現(xiàn)傅里葉變換，通過分析諧波幅值實(shí)現(xiàn)故障識別，最后在LabVIEW中設(shè)計(jì)相應(yīng)的故障檢測系統(tǒng)?？哲姽こ檀髮W(xué)的劉志勇等[7]人利用經(jīng)驗(yàn)?zāi)B(tài)分解對勵磁電流信號進(jìn)行特征提取，并使用LS_SVM模型對所提取的特征實(shí)現(xiàn)故障識別。發(fā)電機(jī)故障的常見診斷方法多為離線完成診斷分析，而沒有考慮發(fā)電機(jī)實(shí)時監(jiān)測問題，雖有相關(guān)的PC機(jī)監(jiān)測系統(tǒng)，但基于PC機(jī)的系統(tǒng)存在體積大、耗時長等問題。

1 旋轉(zhuǎn)整流器故障分析

通常整流器的常見故障可以分為開路故障和短路故障。從圖1可以看出，整流器是由6個功率二極管組成的橋式電路，其常見模式可細(xì)分為正常運(yùn)行、單管開路、同相雙管開路、同橋雙管開路、異相異橋雙管開路和單管短路。

當(dāng)整流橋上的二極管出現(xiàn)故障時將影響橋式電路的對稱性，主勵磁機(jī)的勵磁電流會出現(xiàn)諧波變化[8]，通過勵磁電流信號的諧波特性便可以監(jiān)測整流器的運(yùn)行狀態(tài)。本文利用FFT(快速傅里葉變換)對勵磁電流信號實(shí)現(xiàn)頻域分析，選取諧波成分組成故障特征向量作為網(wǎng)絡(luò)學(xué)習(xí)樣本進(jìn)行訓(xùn)練。并選取經(jīng)典的BPNN模型用于故障識別，可以有效監(jiān)測整流器的健康狀態(tài)。

2 算法介紹

反向傳播神經(jīng)網(wǎng)絡(luò)(以下簡稱BPNN)是常見的機(jī)器學(xué)習(xí)模型，網(wǎng)絡(luò)通過輸入數(shù)據(jù)前向傳播并反向傳播誤差以縮減輸出數(shù)據(jù)與目標(biāo)數(shù)據(jù)間的誤差，對模型參數(shù)不斷更新，以達(dá)到模型的預(yù)期功能。BP模型的優(yōu)勢在于，以反向傳播的方式使模型具備強(qiáng)大自學(xué)習(xí)能力，在模式識別和預(yù)測等領(lǐng)域[10]都有很多的應(yīng)用實(shí)例。

圖2為3層BPNN結(jié)構(gòu)的示意圖。BPNN的輸入為X={xi}(i=1,2,3，…,n)，輸出為Y={yj}(j=1,2,3，…,m)，Wij和Wjk分別為網(wǎng)絡(luò)輸入層與隱含層及隱含層與輸出層之間的權(quán)值。

圖2 BPNN結(jié)構(gòu)圖

本文使用一個3層BPNN模型作為發(fā)電機(jī)整流器二極管故障診斷模型，實(shí)驗(yàn)將采集的勵磁電流信號進(jìn)行FFT變換，并選取頻譜幅值的1、2、6和12次諧波[4]作為故障特征向量進(jìn)行歸一化處理。本文所設(shè)計(jì)的BPNN模型結(jié)構(gòu)為4-9-6，可以有效診斷同步發(fā)電機(jī)的常見故障模式。利用MATLAB訓(xùn)練獲取BPNN模型的權(quán)值等參數(shù)，并在FPGA中進(jìn)行模型搭建。

3 故障診斷系統(tǒng)設(shè)計(jì)

3.1 系統(tǒng)介紹

本套故障監(jiān)測系統(tǒng)的設(shè)計(jì)流程如圖3所示。硬件部分包含三級式同步發(fā)電機(jī)、數(shù)據(jù)采集卡、PC機(jī)、AD7606數(shù)據(jù)采集模塊和FPGA開發(fā)板。首先利用數(shù)據(jù)采集卡采集發(fā)電機(jī)故障監(jiān)測信號，并在MATLAB完成信號頻譜分析和BPNN模型訓(xùn)練；之后使用Verilog語言在Quartus II軟件對算法進(jìn)行設(shè)計(jì)，并借助ModelSim完成模塊仿真；最后對所設(shè)計(jì)的系統(tǒng)實(shí)現(xiàn)故障監(jiān)測，并利用SignalTap觀察監(jiān)測系統(tǒng)的內(nèi)部時序。

圖3 系統(tǒng)設(shè)計(jì)流程圖

3.2 系統(tǒng)設(shè)計(jì)

FPGA以其并行算法以及低功耗的特性，目前在神經(jīng)網(wǎng)絡(luò)硬件加速領(lǐng)域得到廣泛的應(yīng)用。本故障監(jiān)測系統(tǒng)包含勵磁電流采集、FFT信號分析、Sigmoid激活函數(shù)和故障識別等模塊。所設(shè)計(jì)的系統(tǒng)可以有效采集發(fā)電機(jī)故障檢測信號、信號處理和故障識別。

(1) 數(shù)據(jù)采集模塊

未來，中國食品工業(yè)將面對更為廣闊的前景。實(shí)現(xiàn)網(wǎng)絡(luò)化、高科技化將會成為越來越多中國食品企業(yè)的選擇。它們要參與到全球資源配置與全球市場競爭中去，真正實(shí)現(xiàn)國際與國內(nèi)業(yè)務(wù)的包容、整合，這也要求我國食品企業(yè)逐漸具備系統(tǒng)整合與文化融合、吸收對方先進(jìn)技術(shù)、經(jīng)驗(yàn)、提升業(yè)務(wù)共識、融合多方優(yōu)勢等方面的能力。

AD7606是8通道ADC采樣器件，輸入范圍為 5 V，采樣分辨率16位。本文將AD7606模塊與FPGA開發(fā)板的GPIO口連接， 利用FPGA編寫狀態(tài)機(jī)控制AD7606采集實(shí)驗(yàn)數(shù)據(jù)，設(shè)計(jì)AD7606的采樣頻率為10 kHz，單次連續(xù)采集1 024個數(shù)據(jù)信號，并利用異步RAM實(shí)現(xiàn)采集數(shù)據(jù)緩存。

(2) 信號分析模塊

數(shù)據(jù)分析模塊調(diào)用Altera公司提供的FFT IP核對連續(xù)采集的1 024點(diǎn)信號進(jìn)行頻譜分析，同時設(shè)計(jì)相應(yīng)的控制時序程序，控制FFT IP的數(shù)據(jù)讀取和幅值譜計(jì)算，并使用異步RAM對頻譜幅值進(jìn)行數(shù)據(jù)緩存，便于選取諧波成分作為故障特征。

(3) Sigmoid激活函數(shù)設(shè)計(jì)

激活函數(shù)在神經(jīng)網(wǎng)絡(luò)模型學(xué)習(xí)相對復(fù)雜和非線性等問題中具有重要作用。激活函數(shù)為指數(shù)函數(shù)運(yùn)算，在FPGA中并不支持相應(yīng)的函數(shù)運(yùn)算，本文針對目前常見基于FPGA的Sigmoid函數(shù)設(shè)計(jì)方法，最終選擇分段擬合法[3]在FPGA中設(shè)計(jì)Sigmoid激活函數(shù)。Sigmoid函數(shù)是一種常見的非線性激活函數(shù)，其表達(dá)式：

(1)

激活函數(shù)的幾何圖象如圖4所示。在MATLAB中對Sigmoid函數(shù)進(jìn)行分段線性擬合,就是將函數(shù)看作不同的數(shù)據(jù)段，并利用線性擬合法實(shí)現(xiàn)函數(shù)擬合。

圖4 Sigmoid激活函數(shù)幾何圖象

本文將激活函數(shù)的正半軸區(qū)間分為6個子區(qū)間，每個區(qū)間采用2階多項(xiàng)式函數(shù)無限逼近原激活函數(shù)，保證擬合函數(shù)與原函數(shù)的數(shù)據(jù)絕對誤差在0.000 5以下。

神經(jīng)網(wǎng)絡(luò)模型的運(yùn)算過程需要大量的浮點(diǎn)數(shù)實(shí)現(xiàn)乘加運(yùn)算，如果在FPGA中采用IEEE 32位浮點(diǎn)標(biāo)準(zhǔn)表示，雖然可以有效提高浮點(diǎn)數(shù)精度，但將消耗大量乘法和加法計(jì)算資源。本文將BPNN的權(quán)值采用25位定點(diǎn)數(shù)對浮點(diǎn)數(shù)進(jìn)行量化處理，其中低12位是小數(shù)，最高位為符號位，其余是整數(shù)部分。并將擬合的分段函數(shù)進(jìn)行定點(diǎn)化處理。因激活函數(shù)關(guān)于(0,0.5)的對稱特性，對負(fù)半軸區(qū)間進(jìn)行對稱處理完成運(yùn)算。實(shí)驗(yàn)利用Quartus II和ModelSim完成激活函數(shù)模塊仿真分析，仿真如圖5所示。

圖5 激活函數(shù)仿真輸出

(4) 故障識別模塊設(shè)計(jì)

BPNN是常見的機(jī)器學(xué)習(xí)算法，被應(yīng)用于各個領(lǐng)域。BPNN的測試階段可以理解為數(shù)據(jù)的乘法運(yùn)算。考慮故障識別模塊內(nèi)部參數(shù)較少，在FPGA的設(shè)計(jì)過程中可采用并行輸入并行運(yùn)算的方式實(shí)現(xiàn)其矩陣乘法運(yùn)算過程，并行計(jì)算模塊的優(yōu)勢在于數(shù)據(jù)計(jì)算速度更快，在網(wǎng)絡(luò)規(guī)模較小的模型可以較好地實(shí)現(xiàn)模型設(shè)計(jì)，將權(quán)值和偏置等參數(shù)在程序中直接建立查找表，模型通過調(diào)用權(quán)值參數(shù)矩陣實(shí)現(xiàn)特征值識別。隱含層神經(jīng)元經(jīng)過激活函數(shù)輸出后與輸出層權(quán)值和偏置實(shí)現(xiàn)最終結(jié)果運(yùn)算。

4 實(shí)驗(yàn)與結(jié)果分析

利用發(fā)電機(jī)實(shí)驗(yàn)平臺采集的數(shù)據(jù)對監(jiān)測系統(tǒng)進(jìn)行驗(yàn)證分析。數(shù)據(jù)采集卡主要為PC機(jī)采集數(shù)據(jù)，用于模型訓(xùn)練；AD7607模塊與FPGA的GPIO連接用于實(shí)時數(shù)據(jù)采集；FPGA為主芯片，用于時序控制和數(shù)據(jù)處理。

信號調(diào)整電路使用HNC-25LA霍爾電流傳感器，以便數(shù)據(jù)采集卡和AD7606采集發(fā)電機(jī)故障檢測信號。HNC-25LA霍爾電流傳感器信號測算公式如下：

(2)

實(shí)驗(yàn)借助SignalTap對故障監(jiān)測系統(tǒng)內(nèi)部模塊信號時序變化實(shí)現(xiàn)觀測和分析，通過AD7606的采樣時序和FPGA內(nèi)部診斷識別時序可以看出，系統(tǒng)可以在AD轉(zhuǎn)換期間完成對信號實(shí)現(xiàn)FFT頻譜分析并識別相應(yīng)的故障。單管開路時故障檢測系統(tǒng)的實(shí)驗(yàn)結(jié)果如圖6所示。從圖6可以看出，系統(tǒng)可以對故障監(jiān)測信號實(shí)現(xiàn)頻譜分析、故障識別。

圖6 單管故障仿真圖

本文設(shè)計(jì)的故障監(jiān)測系統(tǒng)數(shù)據(jù)采集與診斷時序如圖7所示。從圖7可以看出，系統(tǒng)可以在AD采樣間隔內(nèi)實(shí)現(xiàn)故障診斷，系統(tǒng)可以保證對發(fā)電機(jī)實(shí)現(xiàn)連續(xù)故障檢測。

圖7 數(shù)據(jù)采集與監(jiān)測系統(tǒng)時序圖

本文所設(shè)計(jì)的故障監(jiān)測系統(tǒng)FPGA邏輯資源消耗為32%，存儲資源消耗為26%，乘法器使用資源為98%。其中乘法器資源主要用于Sigmoid分段擬合函數(shù)的乘法計(jì)算。AD7606的單次采樣時長為100 μs，而設(shè)計(jì)的系統(tǒng)信號分析時長為64.1 μs。FPGA平臺對BPNN模型單次測試時間為200 ns，而MATLAB中BPNN模型單次測試時間為404 μs。通過時間對比可以看出，F(xiàn)PGA對BPNN有一定的硬件加速效果。

5 結(jié) 語

本文主要研究設(shè)計(jì)了一套基于FPGA的故障監(jiān)測系統(tǒng)，并將該套監(jiān)測系統(tǒng)用于發(fā)電機(jī)狀態(tài)監(jiān)測。

該套故障診斷系統(tǒng)內(nèi)部包含數(shù)據(jù)采集、信號分析、故障識別功能，能夠保證有效監(jiān)測發(fā)電機(jī)故障。在FPGA中設(shè)計(jì)的激活函數(shù)保證了資源和速度的有效均衡，同時利用FPGA并行計(jì)算特性設(shè)計(jì)的BPNN模型具有一定的硬件加速效果。