貴州航天計(jì)量測(cè)試技術(shù)研究所 貴州 貴陽(yáng) 550009

引言

波門(mén)信號(hào)可以產(chǎn)生各種重復(fù)頻率和寬度的脈沖信號(hào)，而脈沖信號(hào)的重復(fù)頻率、脈沖寬度、幅度等參數(shù)可以在一定范圍內(nèi)進(jìn)行調(diào)節(jié)[1]。

隨著數(shù)字處理技術(shù)的不斷發(fā)展，對(duì)波門(mén)信號(hào)的產(chǎn)生方式也更加多樣化。波門(mén)信號(hào)在實(shí)際中作為典型信號(hào)或測(cè)試信號(hào)而獲得廣泛應(yīng)用。本文以FPGA數(shù)字電路為核心實(shí)現(xiàn)一種矩形脈沖信號(hào)的研制，用于測(cè)試設(shè)備中對(duì)其他電子設(shè)備的校準(zhǔn)檢測(cè)。

1 方案設(shè)計(jì)

控制模塊通過(guò)總線BUS發(fā)送數(shù)據(jù)，控制多信號(hào)模塊控制單元中的FPGA，進(jìn)而控制多信號(hào)模塊中波門(mén)信號(hào)單元。

多信號(hào)模塊控制單元的功能主要是接收控制模塊發(fā)送的數(shù)字信號(hào)，控制相應(yīng)電路輸出相應(yīng)特征的波門(mén)信號(hào)。

總線接收器將控制模塊發(fā)送的數(shù)據(jù)指令中指令及參數(shù)并行輸出至數(shù)據(jù)處理單元，數(shù)據(jù)處理單元將數(shù)據(jù)字解釋成RAM1和RAM2的地址總線(AB)，在下一個(gè)時(shí)鐘周期的上升沿，RAM1和RAM2的數(shù)據(jù)總線將更新為地址總線所對(duì)應(yīng)地址空間中的值[2]。RAM1和RAM2的數(shù)據(jù)總線的數(shù)據(jù)之和發(fā)生改變將使能總線驅(qū)動(dòng)器輸出控制信號(hào)，控制波門(mén)電路單元輸出相應(yīng)波門(mén)信號(hào)。

2 實(shí)現(xiàn)過(guò)程

圖1 波門(mén)信號(hào)產(chǎn)生單元原理框圖

多信號(hào)模塊控制單元產(chǎn)生原始波門(mén)信號(hào)，經(jīng)RS-422總線驅(qū)動(dòng)器，單端轉(zhuǎn)差分輸出。單刀雙擲開(kāi)關(guān)實(shí)現(xiàn)輸出波門(mén)和外部波門(mén)輸入的切換，通過(guò)光耦隔離輸出內(nèi)部波門(mén)信號(hào)，實(shí)現(xiàn)對(duì)射頻信號(hào)的控制。其原理如圖1所示。

多信號(hào)模塊控制單元核心為FPGA，其參考時(shí)鐘為50MHz，即每個(gè)時(shí)鐘信號(hào)的周期為0.02us，所以，只需編程進(jìn)行分頻/計(jì)數(shù)，使得FPGA的I/O口在1.00ms/0.02us=50000個(gè)時(shí)鐘周期內(nèi)保持高電平，在（90.00-1.00）ms/0.02us=4450000個(gè)時(shí)鐘周期內(nèi)保持低電平，重復(fù)操作即可得到所需要周期和占空比的波門(mén)信號(hào)。

依據(jù)波門(mén)信號(hào)方案設(shè)計(jì)，波門(mén)信號(hào)印制板設(shè)計(jì)為8層板，板材為FR4。PCB如圖2所示。

圖2 波門(mén)信號(hào)電路PCB圖

3 信號(hào)測(cè)試

波門(mén)信號(hào)頻率誤差、電壓精度測(cè)試用儀器為L(zhǎng)ecroy公司的數(shù)字示波器，型號(hào)為wavepro 7200A。

表1 波門(mén)信號(hào)周期精度、脈沖寬度精度、單極電壓精度數(shù)據(jù)表

從數(shù)據(jù)記錄表表1中可知，信號(hào)輸出范圍滿足設(shè)計(jì)指標(biāo)要求。

4 結(jié)束語(yǔ)

本文主要介紹波門(mén)信號(hào)的設(shè)計(jì)及實(shí)現(xiàn)，通過(guò)對(duì)波門(mén)信號(hào)進(jìn)行測(cè)試，結(jié)果表明，設(shè)計(jì)的波門(mén)信號(hào)的實(shí)測(cè)數(shù)據(jù)滿足設(shè)計(jì)指標(biāo)要求。該電路的實(shí)現(xiàn)方式可廣泛應(yīng)用于類似產(chǎn)品的設(shè)計(jì)，具有很好的應(yīng)用價(jià)值。