大連理工大學(xué)城市學(xué)院 邢曉鵬 劉搏飛 劉春池 隋盛譽 孫嘉成 謝印慶

制作一個純?nèi)龢O管放大器，可切換輸出五種不同波形，實現(xiàn)“正常波形”、“交越失真”、“頂部失真”、“雙向失真”、“底部失真”五種輸出波形，輸出幅值大于2V。通過顯示器觀察ADC采集到的波形與計算出的THD值。同時使用ZYNQ與AD9226采集并測量出總諧波失真。

放大器處在理想工作狀態(tài)時，其輸入信號應(yīng)與輸出信號波形一致。而在實際電路工作時，放大器的輸入信號與輸出信號的波形總會存在一定的差別，這種現(xiàn)象叫失真。每一種失真都有不同的原因：

（1）正常波形：三極管靜態(tài)工作點位于正常區(qū)間；

（2）頂部失真：對于NPN型三極管，靜態(tài)工作點靠下，產(chǎn)生截止失真；對于PNP型三極管，靜態(tài)工作點靠上，產(chǎn)生飽和失真；

（3）底部失真：對于NPN型三極管，靜態(tài)工作點靠上，產(chǎn)生飽和失真；對于PNP型三極管，靜態(tài)工作點靠下，產(chǎn)生截止失真；

（4）交越失真：三極管推挽電路會產(chǎn)生交越失真。

1 系統(tǒng)設(shè)計

晶體管放大電路前、中級采用無反饋帶輸入和偏置電阻，后級仍然采用三極管差分推挽電路。該電路不僅可以實現(xiàn)輸出大于2V的正常、頂部、底部、雙向、交越失真，而且電路非常簡易。它的前級由于沒有了反饋電阻，當把三級管的靜態(tài)工作點設(shè)置到最佳區(qū)域時，可以實現(xiàn)超過50倍的放大作用。而中級放大電路沒有反饋后，可以直接調(diào)節(jié)偏置電阻實現(xiàn)頂部和底部失真，并且不會影響放大倍數(shù)。尤其是整個電路沒有了反饋后，信號輸出電壓可最大無限接近電源電壓。

2 硬件設(shè)計

本裝置由STM32F103C8T6核心控制板、S9013三極管、碳膜電阻、電解電容組成，通過改變五個通道的放大器三極管的靜態(tài)工作點，實現(xiàn)“無明顯失真”、“頂部失真”、“底部失真”、“雙向失真”、“交越失真”五種輸出波形。

控制部分：

使用STM32F103C8T6控制達林頓管輸出控制繼電器，繼電器控制晶體管放大電路的電阻器實現(xiàn)切換波形。本次方案選擇ZYNQ作為ADC的控制器，使用PL部分采集ADC的數(shù)據(jù)，使用PS部分的一個ARM cortex-A9進行數(shù)據(jù)的處理?？刂齐娐穲D如圖1所示。

圖1 控制電路圖

3 數(shù)字部分

3.1 ZYNQ方案論證

在ZYNQ芯片內(nèi)的PL部分使用FIFO緩沖ADC采集過來的數(shù)據(jù)，并在PL內(nèi)添加Axi4-lite從機IP，使用Aix4-lite接口將FIFO映射到ARM的內(nèi)存地址上，當FIFO存滿數(shù)據(jù)后，使用ARM讀取相應(yīng)內(nèi)存獲取ADC數(shù)據(jù)，再在ARM中對數(shù)據(jù)進行傅里葉變換，求出THD。

3.2 ZYNQ理論分析

PL部分使用verilog設(shè)計，包含HDMI輸出、ADC采集與存儲、Axi4-lite從機控制。其中HDMI輸出使用的是digilent的參考IP，其余的采集與控制部分，全部為自主設(shè)計并仿真實現(xiàn)。

Axi4-lite采集控制：

本IP使用verilog書寫，使用systemverilog進行仿真。實現(xiàn)了通過寄存器控制ADC采集的開關(guān)以及ADC采樣時鐘的分頻系數(shù)，并將FIFO的數(shù)據(jù)輸出端口映射為寄存器，可以通過ARM讀取寄存器實現(xiàn)使FIFO輸出數(shù)據(jù)。Lite2fifo為Axi4-lite接口的控制器，控制ADC數(shù)據(jù)采集，完整的ADC采集流程如下：

（1）通過寄存器3設(shè)置用戶CLK分頻系數(shù)；

（2）先通過寄存器1讀取數(shù)據(jù)，清空FIFO；

（3）寄存器2寫1使能FIFO從外部寫入數(shù)據(jù)；

（4）寄存器2寫0關(guān)閉FIFO寫入；

（5）從過寄存器1讀取數(shù)據(jù)。

4 程序設(shè)計

使用SDK進行ADC采集得到程序設(shè)計。

ADC采集的完整流程如圖2所示。

圖2 ADC采集的完整流程

本文研究了基于晶體管放大器的非線性失真。通過改變?nèi)龢O管的靜態(tài)工作點，從而實現(xiàn)四種不同的失真波形圖，使用ADC采集晶體管放大器的輸出電壓，進行快速傅里葉變換之后，計算總諧波失真并顯示出來。