吳振鑫常國祥

(黑龍江科技大學(xué)電氣與控制工程學(xué)院,黑龍江 哈爾濱150022)

0 引言

隨著新能源并網(wǎng)容量不斷擴(kuò)大,對并網(wǎng)的質(zhì)量提出了更高的要求,研究鎖相環(huán)(phase locked loop,PLL)具有重要的現(xiàn)實(shí)意義[1-3]。

早期大多采用開環(huán)鎖相環(huán),但其調(diào)節(jié)能力有限,動態(tài)性能極差,后來逐漸被閉環(huán)鎖相環(huán)所取代[4]。閉環(huán)鎖相最初使用三相同步鎖相環(huán)(synchronous reference frame phase-locked loop,SRF-PLL),但該P(yáng)LL僅適用于電網(wǎng)處于穩(wěn)態(tài)情況下[5-7]。為了提高鎖相環(huán)的魯棒性,學(xué)者們開始大量研究不平衡電網(wǎng)下的鎖相環(huán)。文獻(xiàn)[8]提出了一種優(yōu)化型解耦雙同步參考坐標(biāo)系鎖相環(huán)(decoupled double synchronous reference frame-software PLL,DDSRF-PLL)的鎖相方法,該方法是在DDSRF-PLL的基礎(chǔ)上加入了二階廣義積分正交信號發(fā)生器(second-order generalized integrator quadrature signal generator,SOGI-QSG),其核心思想是在正負(fù)序解耦之前加入SOGI-QSG進(jìn)行濾波,以提高對電網(wǎng)電壓的跟蹤速度。但是SOGI-QSG僅對低次諧波有抑制效果,當(dāng)電網(wǎng)中混有奇次諧波時(shí)PLL的動態(tài)性能并不好。文獻(xiàn)[9]提出了改進(jìn)型DSOGI-PLL用于檢測電網(wǎng)電壓同步信號,其在DSOGI-PLL的基礎(chǔ)上級聯(lián)諧波消除模塊來濾除奇次諧波,實(shí)驗(yàn)表明當(dāng)電網(wǎng)中有奇次諧波含量時(shí),PLL也能精確而且快速地實(shí)現(xiàn)鎖相。非隔離型光伏并網(wǎng)逆變器在逆變側(cè)可能存在直流分量,文章并沒有考慮混有直流分量的情況。文獻(xiàn)[10]采用自適應(yīng)陷波器(adaptive notch filter,ANF)與正負(fù)序消除計(jì)算(positive and negative sequence control,PNSC)來共同實(shí)現(xiàn)正負(fù)序的分離,提出了一種基于諧振的高頻消除模塊來對奇次諧波進(jìn)行濾除,在兩相靜止坐標(biāo)下完成鎖相。實(shí)驗(yàn)結(jié)果表明,該方法在奇次諧波下仍可以快速地實(shí)現(xiàn)鎖相,PLL的動態(tài)性能和魯棒性能都很好,但同樣沒考慮直流分量對鎖相的影響。文獻(xiàn)[11]在SOGIPLL的基礎(chǔ)上對其進(jìn)行了改進(jìn),可以有效地消除直流分量對鎖相的影響,并在此基礎(chǔ)上提出了滑動平均濾波(moving average filtering,MAF)的原理對奇次諧波進(jìn)行消除,然后再提取電網(wǎng)電壓中的正序分量,達(dá)到鎖相的目的。實(shí)驗(yàn)表明鎖相效果良好,能提高鎖相的速度與精度。但使用MAF算法時(shí)計(jì)算量較大,使PLL的響應(yīng)時(shí)間變長,影響PLL的動態(tài)性能。

文章提出了基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)。其核心思想是電網(wǎng)電壓經(jīng)過Clarke變換后,先采用級聯(lián)諧振濾波器對奇次諧波進(jìn)行消除,避免電網(wǎng)中奇次諧波分量對鎖相的影響,然后在兩相靜止坐標(biāo)系下采用PNSC的方法實(shí)現(xiàn)正負(fù)序分離,從而實(shí)現(xiàn)只對正序基波分量進(jìn)行鎖相的目的。但正負(fù)序分離需要一個(gè)在相位上滯后90°的信號,文章采用了改進(jìn)型的SOGI-QSG。改進(jìn)型的SOGI-QSG在傳統(tǒng)SOGI的基礎(chǔ)上加入直流消除器和鎖頻環(huán)(frequency locked loop,FLL),使其不僅能夠消除直流分量對鎖相的影響,而且當(dāng)電網(wǎng)頻率出現(xiàn)微小波動時(shí)可以快速實(shí)現(xiàn)鎖相,具有頻率自適應(yīng)能力,提高了PLL的動態(tài)性能和魯棒性。

1 DSOGI-PLL原理

圖1 DSOGI-PLL的原理框圖Fig.1 Principle block diagram of DSOGI-PLL

2 有頻率自適應(yīng)的改進(jìn)型SOGI-QSG

2.1 SOGI-QSG

由圖1可知DSOGI-PLL采用SOGI-QSG,能產(chǎn)生2個(gè)輸出信號,一個(gè)與輸入信號相同的輸出,另一個(gè)為相角滯后90°的同幅值信號。SOGI-QSG的結(jié)構(gòu)如圖2所示,圖中U為系統(tǒng)的輸入,U'為與U同相位同幅值的輸出,ΔU'為相角滯后90°但幅值未變的另一輸出,ω0為SOGI-QSG的額定頻率,K為SOGI-QSG的增益,取K=1.414。

圖2 SOGI-QSG的結(jié)構(gòu)框圖Fig.2 Structure diagram of SOGI-QSG

求U'對U的傳遞函數(shù)時(shí),將圖2中的ΔU'視為0,并將前項(xiàng)通道中的第2個(gè)綜合點(diǎn)前移到第1個(gè)綜合點(diǎn)處,將新形成的負(fù)反饋與單位負(fù)反饋合并后,可將2個(gè)綜合點(diǎn)合并,再將2個(gè)引出點(diǎn)合并,簡化后的結(jié)構(gòu)框圖如圖3所示。

圖3 對U'的簡化結(jié)構(gòu)框圖Fig.3 Simplified structure diagram of U'

由圖3可得其傳遞函數(shù)D(s)為

求ΔU'對U的傳遞函數(shù)時(shí),將圖2中的U'視為0,并將該引出點(diǎn)后移到ΔU'處,使之變?yōu)棣'到U的單位負(fù)反饋,把前項(xiàng)通道中的第2個(gè)綜合點(diǎn)前移到第1個(gè)綜合點(diǎn)處,將新形成的負(fù)反饋與單位負(fù)反饋合并后,可將2個(gè)綜合點(diǎn)合并,再將2個(gè)引出點(diǎn)合并,簡化后的結(jié)構(gòu)框圖如圖4所示。

圖4 對ΔU'的簡化結(jié)構(gòu)框圖Fig.4 Simplified structure diagram ofΔU'

由圖4可得其傳遞函數(shù)Q(s)為

圖5為SOGI-QSG的Bode圖,圖中D(s)可以等效為帶通濾波器,Q(s)等效為低通濾波器,可以明顯地看出U'與ΔU'在相位上相差90°,但是如果輸入信號中混有直流分量,Q(s)將不能實(shí)現(xiàn)濾除,會對后面的鎖相產(chǎn)生影響。

圖5 SOGI-QSG的Bode圖Fig.5 Bode diagram of SOGI-QSG

2.2 改進(jìn)型SOGI-QSG

為了消除直流量對鎖相環(huán)的影響以及提高電網(wǎng)擾動下鎖相環(huán)的動態(tài)性能,對上面的SOGI-QSG進(jìn)行了改進(jìn),在其基礎(chǔ)上加入了直流消除器。圖6為改進(jìn)SOGI-QSG的結(jié)構(gòu)框圖,其中直流消除器是在SOGI-QSG的基礎(chǔ)上增加了一個(gè)積分器,并對其進(jìn)行適當(dāng)?shù)姆糯?新增積分器的輸出電壓與傳統(tǒng)SOGI-QSG的輸出電壓U'相加之后作為反饋信號與SOGI-QSG的輸入電壓做差,從而消除直流量對鎖相的影響,K1表示直流消除器的比例系數(shù),取K1=0.25,K=1.414。

求U'對U的傳弟函數(shù)時(shí),將圖6中的ΔU'視為0,將前項(xiàng)通路中第2個(gè)綜合后面的部分視為1個(gè)內(nèi)反饋,可化解為Kω0s/(s2+ω02);接著將直流消除環(huán)的引出點(diǎn)后移到前向通道的1/s的后面與ΔU'的單位反饋并聯(lián),簡化后的結(jié)構(gòu)框圖如圖7所示。

對圖7進(jìn)行進(jìn)一步的化解可得其傳遞函數(shù)D1(s)為

圖6 改進(jìn)SOGI-QSG的結(jié)構(gòu)框圖Fig.6 Structure diagram of improved SOGI-QSG

圖7 改進(jìn)SOGI-QSG中U'的簡化結(jié)構(gòu)框圖Fig.7 Simplified structure diagram of U'in improved SOGI-QSG

求ΔU'對U的傳遞函數(shù)時(shí),將圖6中的U'視為0,將U'處的引出點(diǎn)后移,變?yōu)閟/ω0,然后將前向通路中第2個(gè)綜合點(diǎn)后的部分視為一個(gè)內(nèi)反饋,對其進(jìn)行化解可得;接著將直流消除環(huán)的引出點(diǎn)后移到前向通道的1/s的后面與s/ω0形成并聯(lián),具體簡化結(jié)構(gòu)如圖8所示。

圖8 改進(jìn)SOGI-QSG中ΔU'的簡化結(jié)構(gòu)框圖Fig.8 Simplified structure diagram ofΔU'in improved SOGI-QSG

對圖8進(jìn)行進(jìn)一步的化解可得其傳遞函數(shù)Q1(s)為

圖9為改進(jìn)型SOGI-QSG的Bode圖,比對圖9與圖5可以發(fā)現(xiàn):D1(s)與D(s)大致相同;Q1(s)與Q(s)相比,其在諧振頻率處擁有更窄的帶寬,從而改進(jìn)型SOGI-QSG具有更好的濾波效果,且可實(shí)現(xiàn)對輸入信號中直流分量的濾除,進(jìn)一步印證了改進(jìn)型SOGI-QSG可以濾除輸入信號中混有的直流分量。

2.3 有頻率自適應(yīng)的改進(jìn)型SOGI-QSG

圖9 改進(jìn)型SOGI-QSG的Bode圖Fig.9 Bode diagram of improved SOGI-QSG

當(dāng)電網(wǎng)頻率發(fā)生微小波動時(shí),為進(jìn)行快速調(diào)節(jié),實(shí)現(xiàn)頻率自適應(yīng)的功能,在改進(jìn)型SOGI-QSG的基礎(chǔ)上加入了FLL。有頻率自適應(yīng)的改進(jìn)型SOGI-QSG結(jié)構(gòu)框圖如圖10所示,對改進(jìn)型SOGIQSG的輸入頻率引入一個(gè)反饋。具體而言就是將電壓誤差ΔU與ΔU'相乘后,通過FLL環(huán)的負(fù)反饋系數(shù)-Υ進(jìn)行在線調(diào)節(jié),然后對其積分后作為改進(jìn)型SOGI-QSG的頻率使用。當(dāng)電網(wǎng)頻率發(fā)生微小波動時(shí)(即ω≠ω0時(shí)),通過不斷調(diào)節(jié)可以減少ω與ω0之間的誤差,使誤差頻率εf逐漸趨于0,從而達(dá)到頻率自適應(yīng)的目的,使其輸出頻率ω0更加接近電網(wǎng)頻率ω,從而提高了PLL的動態(tài)性能和魯棒性能,圖中x1、x2、x3為中間變量。

圖10 有頻率自適應(yīng)的改進(jìn)型SOGI-QSG結(jié)構(gòu)框圖Fig.10 Structure diagram of improved SOGI-QSG with frequency adaptation

根據(jù)圖10可以列出改進(jìn)SOGI-QSG的狀態(tài)空間表達(dá)式:

當(dāng)ω≠ω0時(shí),由圖10可得電壓誤差ΔU為式(15),頻率誤差εf為式(16),可以通過在線調(diào)節(jié)-Υ使其逐漸滿足εf=0,使ω=ω0,進(jìn)而達(dá)到頻率自適應(yīng)的目的,即:

當(dāng)系統(tǒng)趨于穩(wěn)定時(shí),則有ΔU=0,即U=x1+x2,則式(12)變?yōu)?/p>

式(17)的特征根為:λ=±jω0和λ=0,所以系統(tǒng)穩(wěn)態(tài)響應(yīng)以ω0等幅震蕩。當(dāng)輸入信號為u=UNsin(ωt+φ),由SOGI-QSG的基本原理得到系統(tǒng)的穩(wěn)態(tài)響應(yīng)如式(18)所示,可知改進(jìn)型SOGI-QSG能夠準(zhǔn)確檢測和跟蹤電網(wǎng)電壓的頻率:

當(dāng)有頻率自適應(yīng)的改進(jìn)型SOGI-QSG處于穩(wěn)態(tài)時(shí),近似視ω=ω0,則有則式(13)可以化解為

設(shè)誤差信號σ=ω0-ω,作為頻率自適應(yīng)環(huán)的梯度變化,因ω為系統(tǒng)輸入頻率,其可視為常數(shù),則σ的一階導(dǎo)數(shù)。設(shè)李雅普諾夫能量函數(shù)為式(20),可見其是正定,對式(20)進(jìn)行求導(dǎo)可得式(21),可見其是負(fù)定的,根據(jù)現(xiàn)代控制理論中李雅普諾夫第二法,可以判定該系統(tǒng)是漸進(jìn)穩(wěn)定的。

3 級聯(lián)諧振濾波器

電壓的基波分量中除了混有直流分量還有可能攜帶奇次諧波,經(jīng)過頻率自適應(yīng)的改進(jìn)型SOGIQSG后可以濾除直流分量,為了消除奇次諧波對鎖相的影響,在改進(jìn)SOGI-QSG前,先采用諧振濾除器對各奇次諧波進(jìn)行消除。針對特定頻次的諧波設(shè)計(jì)其對應(yīng)的諧振濾除器,然后將其級聯(lián),其小信號模型如圖11所示。

圖11 基于諧振濾波器級聯(lián)的小信號模型Fig.11 Small signal model based on resonant filter cascade

根據(jù)圖11可得其傳遞函數(shù)為式(22)。當(dāng)其通過第h次諧波時(shí),其對應(yīng)的增益為式(23),其中ω0為電壓的基波角頻率,ωc為電壓的截止角頻率,圖12所示為諧振濾波器級聯(lián)的Bode圖,可見其對特定的奇次諧波有很好的濾波效果,也不會對其他信號產(chǎn)生影響。

圖12 諧振濾波器級聯(lián)的伯德圖Fig.12 Bode diagram of resonance filter cascade

由式(23)可以看出,當(dāng)n≠h時(shí),濾波器的增益受截止頻率ωc取值的影響。理論上,ωc取值越小,濾波效果越好,對其他信號影響越小,但ωc的值過小,濾波器的響應(yīng)時(shí)間就會變長,影響諧振濾波器的衰減效果,還可能對其他信號產(chǎn)生影響。文章設(shè)定響應(yīng)時(shí)間ts=0.12 s,由式(24)可得截止頻率ωc=25.4 rad/s,圖12所示為該參數(shù)下的Bode圖,可見級聯(lián)諧振濾波器對特定頻次的諧波提取能力強(qiáng)且沒有相位偏移。

4 仿真分析

在Simulink中對基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)進(jìn)行了仿真驗(yàn)證,三相電壓有效值為220 V,頻率為工頻50 Hz。分別對該鎖相環(huán)注入諧波分量和直流分量進(jìn)行仿真,觀察其輸出頻率,然后在單相電壓跌落與頻率波動時(shí),把該鎖相環(huán)與DSOGI-PLL進(jìn)行對比。

在0.1～0.3 s期間對其注入幅值為0.2 pu的3次諧波和幅值為0.15 pu的5次諧波,則基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)輸出情況如圖13所示。由圖13(a)可知注入諧波分量期間三相電壓波形發(fā)生畸變,不再是嚴(yán)格的正弦波形;由圖13(b)可知其鎖相環(huán)能夠在0.1 s的時(shí)間內(nèi)快速實(shí)現(xiàn)對系統(tǒng)頻率的跟蹤,在其諧波注入時(shí),該鎖相環(huán)對奇次諧波有濾除作用;由圖13(c)可知該鎖相環(huán)能夠準(zhǔn)確的輸出相位?？梢娀诟倪M(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)能夠?yàn)V除奇次諧波分量,快速實(shí)現(xiàn)頻率跟蹤,準(zhǔn)確進(jìn)行鎖相。

圖13 諧波注入下基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)輸出情況Fig.13 Output of frequency adaptive PLL based on improved SOGI-QSG under harmonic injection

當(dāng)三相電壓中混有20 V直流分量時(shí),基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)的輸出情況如圖14所示。由圖14(a)可知直流分量使三相電壓的幅值由311 V變?yōu)?30 V;由圖14(b)可知該鎖相環(huán)能夠在0.1s內(nèi)實(shí)現(xiàn)對頻率的調(diào)整,從而實(shí)現(xiàn)對系統(tǒng)頻率的準(zhǔn)確跟蹤;由圖14(c)可知該鎖相環(huán)能夠輸出相位,從而實(shí)現(xiàn)準(zhǔn)確鎖相?？梢娀诟倪M(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)能夠?yàn)V除直流分量對系統(tǒng)的影響,快速實(shí)現(xiàn)頻率跟蹤,準(zhǔn)確進(jìn)行鎖相。

圖14 混有直流分量下基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)的輸出情況Fig.14 Output of frequency adaptive PLL based on improved SOGI-QSG under mixed DC component

0.1 ～0.3 s期間A相電壓跌落為原來的一半,0.3 s之后A相電壓恢復(fù)。圖15為相電壓跌落情況下,DSOGI-PLL與基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)的鎖相對比情況。由圖15(a)可知在0.1～0.3 s期間,A相電壓跌落為原來的50%,其幅值變?yōu)?55 V;通過圖15(b)與圖15(c)的對比可見,當(dāng)電網(wǎng)電壓不平衡時(shí),DSOGI-PLL的輸出頻率會出現(xiàn)震蕩且震蕩的幅值較大,此時(shí)鎖相環(huán)的輸出頻率不等于系統(tǒng)頻率,鎖相環(huán)不具有鎖相的功能,而基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)能夠在電網(wǎng)出現(xiàn)不平衡的情況下,對頻率進(jìn)行迅速調(diào)整,從而實(shí)現(xiàn)對頻率的快速跟蹤。

圖15 單相電壓跌落時(shí)的鎖相對比情況Fig.15 Comparison of phase lock in single phase voltage drop

電網(wǎng)電壓以工頻50 Hz運(yùn)行,0.1～0.3 s期間頻率階躍變化為50.1 Hz,0.3 s后恢復(fù)為工頻運(yùn)行。圖16為頻率突變情況下,DSOGI-PLL與基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)的鎖相對比情況。通過對比發(fā)現(xiàn)在頻率發(fā)生變化時(shí),基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)能夠快速實(shí)現(xiàn)頻率跟蹤,具有更好的頻率自適應(yīng)功能。

圖16 頻率突變時(shí)的鎖相對比情況Fig.16 Comparison of phase lock in case of frequency m utation

5 結(jié)論

1)基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)比DSOGI-PLL有更好的鎖相效果。在Simulink仿真中,當(dāng)電網(wǎng)頻率出現(xiàn)微小波動或電網(wǎng)電壓出現(xiàn)不平衡時(shí)能夠快速地實(shí)現(xiàn)對系統(tǒng)頻率的跟蹤,可見基于改進(jìn)SOGI-QSG的頻率自適應(yīng)鎖相環(huán)能在不平衡電網(wǎng)下實(shí)現(xiàn)鎖相。

2)改進(jìn)SOGI-QSG能夠消除輸入信號中混有的直流分量,使其能夠更好地實(shí)現(xiàn)對正序電壓基波分量的跟蹤,是鎖相環(huán)在不平衡電網(wǎng)下實(shí)現(xiàn)鎖相的重要保證,通過李雅普諾夫第二法對其進(jìn)行穩(wěn)定性分析,證明了其可行性,且Simulink中的仿真也驗(yàn)證了該觀點(diǎn)。

3)電網(wǎng)電壓進(jìn)行正負(fù)序分離后,正序基波分量中仍混有奇次諧波,這對鎖相有一定的影響。因此在正負(fù)序分離之前串入了級聯(lián)諧振濾波器來消除奇次諧波對鎖相的影響,通過Bode圖可以看出級聯(lián)諧振濾波器對特定頻次的諧波提取能力強(qiáng)且沒有相位偏移,能夠有效地抑制奇次諧波,且Simulink中的仿真結(jié)果也驗(yàn)證了該觀點(diǎn)。