任歡 蔡沅坤

摘 要：文中以FPGA和MSP430相互配合組成相應(yīng)系統(tǒng)，制作出數(shù)字顯示的周期性矩形脈沖信號(hào)參數(shù)發(fā)生測(cè)試一體裝置。該系統(tǒng)利用測(cè)量周期法和等精度多周期同步測(cè)量方法分別對(duì)低頻信號(hào)和高頻信號(hào)進(jìn)行測(cè)量。為了解決傳統(tǒng)測(cè)量方式在精度要求方面不足等問題，系統(tǒng)采用優(yōu)化設(shè)置標(biāo)準(zhǔn)時(shí)鐘頻率等改善措施進(jìn)行彌補(bǔ)。目前，信號(hào)頻率的測(cè)量已有多種測(cè)量方案，如過零檢測(cè)法、離散傅里葉變換、離散卡爾曼濾波等。但這些方法均存在對(duì)高頻信號(hào)快速測(cè)量的局限性、頻譜泄漏以及準(zhǔn)確性不佳等問題。為了使系統(tǒng)具備更加高效、高速的運(yùn)算能力，選擇以MSP430作為微型控制核心，以FPGA作為信號(hào)的最小處理單位，完成對(duì)正弦信號(hào)頻率、矩形脈沖信號(hào)占空比、脈沖信號(hào)幅度和脈沖信號(hào)上升時(shí)間等參數(shù)的測(cè)量。

關(guān)鍵詞：多周期同步測(cè)量;占空比;上升時(shí)間;FPGA;等精度頻率測(cè)量;單片機(jī)

中圖分類號(hào)：TP39;TN741文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：2095-1302（2020）10-00-04

0 引 言

電子產(chǎn)業(yè)在市場(chǎng)逐漸占據(jù)重要地位，相關(guān)產(chǎn)業(yè)對(duì)頻率等數(shù)據(jù)測(cè)量結(jié)果的快速性、穩(wěn)定性、準(zhǔn)確性等多項(xiàng)指標(biāo)擁有更進(jìn)一步的需求。當(dāng)前多采用過零檢測(cè)法、Fourier變換以及Kalman Filtering等測(cè)量信號(hào)頻率。但這些方案中對(duì)于高頻信號(hào)的測(cè)量存在頻譜泄漏和精度不足等局限，對(duì)此，本系統(tǒng)將高速現(xiàn)場(chǎng)可編程邏輯陣列、低消耗微型處理器相結(jié)合，利用多周期測(cè)量原理，通過優(yōu)化設(shè)置標(biāo)準(zhǔn)時(shí)鐘信號(hào)頻率，對(duì)于低頻信號(hào)采用直接測(cè)周法測(cè)量，對(duì)于高頻信號(hào)利用高精度多周期同步測(cè)量法完成對(duì)信號(hào)頻率、占空比、信號(hào)幅值及信號(hào)上升時(shí)間等多項(xiàng)數(shù)據(jù)的準(zhǔn)確測(cè)量[1-3]。

1 系統(tǒng)設(shè)計(jì)思路

1.1 系統(tǒng)總體結(jié)構(gòu)

系統(tǒng)由Cyclone IV EP4 CE6 E22 FPGA，MSP430 F5529 MCU，控制模塊，測(cè)量模塊，外圍電路模塊（放大模塊、比較模塊及整形模塊）以及顯示模塊構(gòu)成，系統(tǒng)總體結(jié)構(gòu)如圖1所示。其中，對(duì)于數(shù)據(jù)的接收和處理以及命令傳遞由MCU負(fù)責(zé);利用FPGA的內(nèi)部計(jì)數(shù)模塊、等精度頻率測(cè)量模塊、電平時(shí)間計(jì)數(shù)模塊、信號(hào)幅度測(cè)量模塊及信號(hào)上升時(shí)間測(cè)量模塊完成對(duì)信號(hào)頻率、占空比、幅度、上升沿時(shí)間的數(shù)據(jù)測(cè)量。同時(shí)根據(jù)MCU和FPGA之間（通過SPI協(xié)議）的信號(hào)傳輸完成指令與數(shù)據(jù)互傳。本系統(tǒng)利用外圍電路對(duì)輸入信號(hào)進(jìn)行相關(guān)處理，主要把待測(cè)信號(hào)通過放大整形調(diào)理成能夠被FPGA判別的信號(hào)，并通過按鍵控制所測(cè)數(shù)值的顯示，利用OLED12864顯示所得數(shù)值[4-7]。

1.2 時(shí)間及頻率測(cè)頻原理

1.2.1 等精度頻率測(cè)量法

設(shè)置某種特定標(biāo)準(zhǔn)時(shí)鐘信號(hào)條件下，對(duì)待測(cè)信號(hào)的上升沿進(jìn)行捕獲并且計(jì)數(shù)，從而得到待測(cè)信號(hào)頻率。等精度頻率測(cè)量原理如圖2所示，如果在標(biāo)準(zhǔn)時(shí)鐘信號(hào)T內(nèi)，待測(cè)信號(hào)上升沿個(gè)數(shù)為m，而捕獲到的上升沿個(gè)數(shù)[8]為n，則待測(cè)信號(hào)頻率為：

由上式可以得出結(jié)論：通過理論計(jì)算所得的測(cè)量誤差和信號(hào)頻率參數(shù)無直接關(guān)系[9-10]。為了進(jìn)一步提高測(cè)量精度，可以增加標(biāo)準(zhǔn)時(shí)鐘的同步時(shí)間T或者增大時(shí)鐘信號(hào)頻率。對(duì)于頻率低于1/T的信號(hào)則無法用等精度測(cè)頻法測(cè)量。在實(shí)際測(cè)量中，因?yàn)橛布糠值绕渌?，?dǎo)致FPGA運(yùn)算結(jié)果存在一定誤差，實(shí)際誤差為：

1.2.2 直接測(cè)周法

對(duì)于待測(cè)信號(hào)在一個(gè)周期內(nèi)利用標(biāo)準(zhǔn)時(shí)鐘進(jìn)行計(jì)數(shù)，將所得數(shù)值通過計(jì)算得到待測(cè)信號(hào)頻率，其測(cè)量原理如圖3所示。如果在待測(cè)信號(hào)的某個(gè)周期內(nèi)捕獲到標(biāo)準(zhǔn)時(shí)鐘信號(hào)有m個(gè)上升沿[11]，那么待測(cè)信號(hào)頻率為：

1.3 外圍電路設(shè)計(jì)

外圍電路模塊對(duì)輸入信號(hào)進(jìn)行放大整形等調(diào)理，從而使得輸出信號(hào)轉(zhuǎn)換為TTL信號(hào)。將輸入信號(hào)調(diào)理為大于等于2.4 V的TTL信號(hào)，由于該系統(tǒng)的測(cè)量是建立在通過捕獲待測(cè)信號(hào)的上升沿從而完成對(duì)信號(hào)的頻率測(cè)量，所以經(jīng)過調(diào)理電路后的輸出信號(hào)可保證較短的上升時(shí)間。

該裝置系統(tǒng)的外圍電路主要對(duì)高頻到低頻信號(hào)進(jìn)行放大和比較。對(duì)于高頻信號(hào)，正弦信號(hào)無需經(jīng)過調(diào)理電路處理也可被捕捉到上升沿，只需經(jīng)過高增益放大器進(jìn)行放大即可;為了將低頻信號(hào)整形為方波電路，不僅需要經(jīng)過放大電路，并且在后級(jí)需要連接施密特觸發(fā)器;中頻信號(hào)需要先經(jīng)過放大電路后再經(jīng)過十分頻電路輸出級(jí)聯(lián)至低頻信號(hào)處理電路整形為方波。本系統(tǒng)應(yīng)用由TI公司提供的OPA847（寬帶超低噪聲電壓反饋運(yùn)算放大器）作為前級(jí)信號(hào)放大電路的核心，該款芯片具有較高的增益帶寬積（3.9 GHz）、較低的電壓輸入噪聲（0.85 nV·Hz-1/2）以及較高的壓擺率（950 V·μs-1）。

2 系統(tǒng)實(shí)現(xiàn)

單片機(jī)MSP430F5529的程序框架如圖4所示。其主要測(cè)量功能包括正弦波頻率測(cè)量、信號(hào)上升沿時(shí)間測(cè)量、脈沖信號(hào)占空比測(cè)量以及脈沖信號(hào)幅度測(cè)量等。程序啟動(dòng)后，根據(jù)按下對(duì)應(yīng)功能的按鍵從而使單片機(jī)向FPGA發(fā)送控制指令，控制FPGA測(cè)量對(duì)應(yīng)參數(shù)。參數(shù)測(cè)量完成后，F(xiàn)PGA與單片機(jī)通過SPI通信方式傳遞數(shù)值，單片機(jī)控制OLED12864顯示測(cè)量參數(shù)?？紤]到FPGA和MUC的系統(tǒng)時(shí)鐘相差較大，在設(shè)置SPI通信時(shí)將單片機(jī)設(shè)置為主設(shè)備，F(xiàn)PGA設(shè)置為從設(shè)備。通過利用單片機(jī)以I/O口模擬SPI的工作方式，讓I/O口發(fā)出時(shí)鐘信號(hào)SCLK，完成FPGA與單片機(jī)的通信。

FPGA模塊主要包括top文件、頻率測(cè)量模塊、脈沖信號(hào)占空比測(cè)量模塊、SPI通信模塊、脈沖上升沿時(shí)間測(cè)量模塊等，F(xiàn)PGA模塊的RTL綜合結(jié)果如圖5所示。其可根據(jù)需要的模塊功能，對(duì)FPGA的初始系統(tǒng)時(shí)鐘進(jìn)行鎖相環(huán)倍頻處理。單片機(jī)MSP430通過控制線對(duì)頻率、占空比、上升沿時(shí)間、幅度四種功能進(jìn)行選擇。待測(cè)信號(hào)經(jīng)過調(diào)理電路后可轉(zhuǎn)化為易被識(shí)別的TTL信號(hào)并直接與FPGA的測(cè)頻和測(cè)占空比模塊連接，進(jìn)一步獲得測(cè)量結(jié)果。當(dāng)測(cè)量脈沖信號(hào)上升沿時(shí)，輸入信號(hào)通過比較、放大處理后形成兩路方波信號(hào)，并將其中一路信號(hào)經(jīng)由1.5倍分頻與另外一路信號(hào)共同接入測(cè)量上升沿模塊，計(jì)算兩路信號(hào)的時(shí)間間隔，完成對(duì)兩路信號(hào)多項(xiàng)數(shù)據(jù)的測(cè)量。

3 測(cè)試結(jié)果與分析

脈沖信號(hào)發(fā)生測(cè)試一體裝置性能優(yōu)勢(shì)主要體現(xiàn)在測(cè)量結(jié)果準(zhǔn)確，并且在保證精度的條件下同時(shí)具備較大的頻率范圍以及較低的輸入幅值。眾所周知，當(dāng)前該類設(shè)備的技術(shù)難點(diǎn)在于保證提高頻率范圍、降低輸入幅度的條件下依舊能夠完成高精度測(cè)量。對(duì)此，如果將FPGA系統(tǒng)同步時(shí)間設(shè)置為1 s，并且保證測(cè)量精確度大于等于0.01%，則有：

為了滿足各項(xiàng)模塊測(cè)量精度的需要，本系統(tǒng)根據(jù)不同模塊設(shè)置不同的標(biāo)準(zhǔn)系統(tǒng)時(shí)鐘（改變鎖相環(huán)倍頻系數(shù)，如頻率測(cè)量時(shí)將初始時(shí)鐘倍頻至200 MHz，測(cè)量上升沿時(shí)將初始時(shí)鐘倍頻至800 MHz）。

首先控制輸入幅度為100 mV和300 mV，測(cè)量1 Hz～25 MHz頻段范圍內(nèi)的正弦波頻率，測(cè)試結(jié)果見表1、表2所列。根據(jù)測(cè)試結(jié)果可知，在1 Hz～25 MHz的頻率范圍內(nèi)，該裝置測(cè)量數(shù)據(jù)的相對(duì)誤差最大值為0.003 0%。

在300 mV至500 mV條件下進(jìn)行1 Hz～1 MHz頻段范圍內(nèi)上升沿時(shí)間測(cè)試的目的在于驗(yàn)證系統(tǒng)測(cè)量信號(hào)上升沿時(shí)間的準(zhǔn)確度，測(cè)試結(jié)果見表3、表4所列。測(cè)試結(jié)果顯示，信號(hào)上升沿時(shí)間測(cè)量的數(shù)值結(jié)果相較于儀器數(shù)值較小，測(cè)試結(jié)果的相對(duì)誤差最大值為2.51%。測(cè)量方式產(chǎn)生的一定量誤差可由算法彌補(bǔ)。

針對(duì)幅值100 mV、頻率范圍在1 Hz～10 MHz的矩形脈沖信號(hào)進(jìn)行了占空比數(shù)據(jù)測(cè)量，測(cè)量目的在于驗(yàn)證系統(tǒng)測(cè)量占空比功能的準(zhǔn)確度，測(cè)量結(jié)果見表5、表6、表7所列。由數(shù)據(jù)結(jié)果分析，該測(cè)量系統(tǒng)所得數(shù)值相對(duì)標(biāo)準(zhǔn)值幾近準(zhǔn)確，誤差較小，測(cè)量結(jié)果的相對(duì)誤差最大值為0.10%。

針對(duì)幅值100 mV～3 V、頻率范圍在1 Hz～10 MHz的方波信號(hào)進(jìn)行幅度數(shù)據(jù)測(cè)量，測(cè)量目的在于驗(yàn)證系統(tǒng)測(cè)量信號(hào)幅度功能的準(zhǔn)確度，測(cè)量結(jié)果見表8、表9所列。由數(shù)據(jù)結(jié)果分析，該測(cè)量系統(tǒng)所得數(shù)值相對(duì)標(biāo)準(zhǔn)值存在較小誤差。當(dāng)測(cè)量幅度值較小時(shí)，由于裝置內(nèi)部電路具有20～50 mV的硬件誤差，測(cè)量結(jié)果誤差較大;當(dāng)測(cè)量幅度值較大時(shí)，測(cè)量結(jié)果更為準(zhǔn)確，結(jié)果測(cè)量最大相對(duì)誤差為1.67%。

4 結(jié) 語

由于當(dāng)前測(cè)量裝置在測(cè)量方面的要求逐步提升，本文提出了基于MSP430F5529與FPGA的多功能脈沖信號(hào)發(fā)生測(cè)量一體裝置，在標(biāo)準(zhǔn)時(shí)鐘設(shè)置信號(hào)頻率方面進(jìn)行了進(jìn)一步的改進(jìn)以及優(yōu)化。該系統(tǒng)能夠完成各項(xiàng)信號(hào)的產(chǎn)生，同時(shí)也能夠?qū)崿F(xiàn)對(duì)于正弦波頻率測(cè)量、矩形脈沖信號(hào)占空比測(cè)量、信號(hào)上升沿時(shí)間精確測(cè)量以及信號(hào)幅度測(cè)量等功能。根據(jù)結(jié)果分析，該系統(tǒng)具備測(cè)量精度高、性能穩(wěn)定等特點(diǎn)，完全達(dá)到預(yù)期的功能以及目標(biāo)，但系統(tǒng)的部分功能仍具有完善的空間。根據(jù)相關(guān)理論可知，該系統(tǒng)可完成200 MHz范圍內(nèi)的精準(zhǔn)頻率測(cè)量，相較于該系統(tǒng)的前期功能和性能有較大提升。后續(xù)筆者將對(duì)高頻信號(hào)處理進(jìn)行研究，并對(duì)幅度測(cè)量功能進(jìn)行完善、優(yōu)化。

參考文獻(xiàn)

[1]張?zhí)旌?，葉偉，王陽陽，等.基于SoPC的便攜式高精度頻率儀設(shè)計(jì)[J].儀表技術(shù)與傳感器，2015，52（5）：34-37.

[2]易龍強(qiáng).基于一元線性回歸理論的數(shù)字正弦信號(hào)頻率測(cè)量算法[J].電測(cè)與儀表，2011，48（3）：20-24.

[3]許珉，劉曉輝，王璽，等.基于加四項(xiàng)Nuttall窗遞推DFT插值算法的高精度測(cè)頻方法研究[J].鄭州大學(xué)學(xué)報(bào)（工學(xué)版），2013，34（1）：66-69.

[4]王科，陳麗華，麥瑞坤，等.基于擴(kuò)展卡爾曼濾波頻率跟蹤的DFT同步相量測(cè)量算法[J].電網(wǎng)技術(shù)，2014，38（9）：2519-2524.

[5] ALAM A S.A new fast algorithm to estimate real-time phasors using adaptive signal processing [J]. IEEE transactions on power delivery，2013，28（2）：807-815.

[6]李軍，王越超.一種基于幅值調(diào)制的新型電力系統(tǒng)正弦頻率測(cè)量方法[J].電工技術(shù)學(xué)報(bào)，2015，30（7）：144-150.

[7]孟卓，溫和.基于復(fù)化梯形的準(zhǔn)同步采樣頻率測(cè)量算法[J].中國電機(jī)工程學(xué)報(bào)，2015，35（10）：2445-2453.

[8]偶曉娟，周渭，易韋韋，等.精密頻率測(cè)量邊沿效應(yīng)的特性分析[J].西安電子科技大學(xué)學(xué)報(bào)，2016，43（3）：157-162.

[9]陳發(fā)喜.高分辨率時(shí)頻信號(hào)處理技術(shù)研究[D]. 西安：西安電子科技大學(xué)，2010.

[10] HUANG G Z，LI Z Q，YI Y W. Research of complete synchronization frequency measurement methodbased on phase coincidence [J]. Instrument technology，2010（9）：14-15.

[11]羅莉琴，萬麗，李遠(yuǎn)哲，等.基于MC9S12DT128單片機(jī)多路頻率測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2015，23（10）：3458-3460.