高飛

摘要：網(wǎng)芯一號(hào)處理器是我國(guó)自主研制的一款高性能通信處理器芯片，主要面向網(wǎng)絡(luò)安全和移動(dòng)智能終端領(lǐng)域，集成2個(gè)GS264處理器核，最高工作主頻800 MHz，包含PCIE，SATA，DDR3等多種接口?；谔幚砥髟O(shè)計(jì)了一套完整的應(yīng)用系統(tǒng)，對(duì)硬件和軟件設(shè)計(jì)的關(guān)鍵技術(shù)進(jìn)行了闡述，結(jié)合實(shí)例對(duì)網(wǎng)芯一號(hào)處理器進(jìn)行了功能和性能驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，網(wǎng)芯一號(hào)處理器可以滿(mǎn)足通信設(shè)備對(duì)處理器的需求，具有廣泛的應(yīng)用前景。

關(guān)鍵詞：網(wǎng)芯一號(hào)處理器；自主可控；開(kāi)發(fā)系統(tǒng)

中圖分類(lèi)號(hào)：TN915.142文獻(xiàn)標(biāo)志碼：A文章編號(hào)：1008-1739（2020）14-54-4

0引言

近年來(lái)，隨著信息技術(shù)的迅猛發(fā)展，各種網(wǎng)絡(luò)安全風(fēng)險(xiǎn)問(wèn)題接踵而至。由于我國(guó)信息技術(shù)研發(fā)生產(chǎn)能力較為薄弱，大量采用國(guó)外軟硬件產(chǎn)品[1]，這些產(chǎn)品通常都被境外別有用心的國(guó)家和組織留下后門(mén)及系統(tǒng)漏洞，或注入了惡意程序，隨時(shí)可以侵入我國(guó)信息系統(tǒng)實(shí)施信息盜取和破壞[2]。美國(guó)的斯諾登事件更讓我們意識(shí)到，國(guó)家的信息化及其安全體系必須搭建在我國(guó)自主知識(shí)產(chǎn)權(quán)的產(chǎn)品基礎(chǔ)之上。

處理器是通信設(shè)備的核心部件之一[3]，如果采用自主研制的芯片，將大大提高設(shè)備的自主可控性。網(wǎng)芯一號(hào)處理器是我國(guó)自主研制的一款高性能通信處理器芯片，具有性能指標(biāo)高、環(huán)境適應(yīng)性強(qiáng)和功耗低等特點(diǎn)，可以作為通信設(shè)備的處理器使用。

本文基于網(wǎng)芯一號(hào)處理器設(shè)計(jì)了一套完整的應(yīng)用系統(tǒng)，并結(jié)合實(shí)例對(duì)網(wǎng)芯一號(hào)處理器的功能和性能進(jìn)行了驗(yàn)證，為該處理器的推廣應(yīng)用奠定技術(shù)基礎(chǔ)。

1網(wǎng)芯一號(hào)處理器

網(wǎng)芯一號(hào)處理器是我國(guó)自主研制的一款高性能雙核通信處理器芯片，主要面向網(wǎng)絡(luò)安全和移動(dòng)智能終端領(lǐng)域。網(wǎng)芯一號(hào)處理器集成了2個(gè)GS264處理器核，芯片外圍接口包含PCIE2.0、SATA2.0、USB2.0、64位DDR2/3、IIC及SPI等多種I/O接口。

網(wǎng)芯一號(hào)處理器的結(jié)構(gòu)如圖1所示。一級(jí)交叉開(kāi)關(guān)連接2個(gè)處理器核、2個(gè)二級(jí)Cache以及IO子網(wǎng)絡(luò)（Cache訪(fǎng)問(wèn)路徑）。二級(jí)交叉開(kāi)關(guān)連接2個(gè)二級(jí)Cache、內(nèi)存控制器、啟動(dòng)模塊（SPI或者LIO）及IO子網(wǎng)絡(luò)（Uncache訪(fǎng)問(wèn)路徑）。IO子網(wǎng)絡(luò)連接一級(jí)交叉開(kāi)關(guān)，以減少處理器訪(fǎng)問(wèn)延遲。IO子網(wǎng)絡(luò)中包括需要DMA的模塊（PCIE、GMAC、SATA、USB、HDA/I2S、NAND、SDIO、DC、GPU、VPU、CAMERA和加解密模塊）和不需要DMA的模塊，需要DMA的模塊可以通過(guò)Cache/Uncache方式訪(fǎng)問(wèn)內(nèi)存。

網(wǎng)芯一號(hào)處理器集成2個(gè)GS264處理器核，兼容MIPS64 R2體系結(jié)構(gòu)，一級(jí)指令緩存為32 KB，一級(jí)數(shù)據(jù)緩存為32 KB，二級(jí)緩存共享1 MB，包含了1個(gè)全流水的64位雙精度浮點(diǎn)乘加部件，通過(guò)目錄協(xié)議維護(hù)I/O DMA訪(fǎng)問(wèn)的Cache一致性，峰值運(yùn)算速度可達(dá)8 GFlops。

網(wǎng)芯一號(hào)處理器的最高工作主頻為800 MHz，典型功耗為5 W，支持動(dòng)態(tài)降頻降壓，操作系統(tǒng)可以利用這個(gè)特性根據(jù)負(fù)載情況改變處理器工作頻率，從而實(shí)現(xiàn)降低功耗的目的。該處理器的工作溫度范圍是-40～85℃，可以滿(mǎn)足通信設(shè)備在惡劣環(huán)境下工作的需求。

2系統(tǒng)設(shè)計(jì)

2.1硬件設(shè)計(jì)

網(wǎng)芯一號(hào)處理器對(duì)外提供多種系統(tǒng)IO接口，為便于開(kāi)發(fā)人員評(píng)估該處理器的功能和性能，應(yīng)用系統(tǒng)對(duì)網(wǎng)芯一號(hào)處理器的多種接口進(jìn)行了設(shè)計(jì)實(shí)現(xiàn)，系統(tǒng)組成框圖如圖2所示。

應(yīng)用系統(tǒng)以網(wǎng)芯一號(hào)處理器為核心，主要由存儲(chǔ)器、高速接口及低速接口等組成。

①存儲(chǔ)器：應(yīng)用系統(tǒng)的存儲(chǔ)器包含DDR3 SDRAM模塊、大容量存儲(chǔ)器及BIOS存儲(chǔ)器。其中，DDR3 SDRAM模塊主要用于數(shù)據(jù)存儲(chǔ)及暫存CPU指令執(zhí)行過(guò)程中所產(chǎn)生或調(diào)用的各種數(shù)據(jù)結(jié)構(gòu)，選用4片單芯片容量為1 GB的DDR3顆粒設(shè)計(jì)，與處理器的DDR3 SDRAM接口直接連接，組成數(shù)據(jù)寬度64位、容量4 GB的數(shù)據(jù)運(yùn)行空間；大容量存儲(chǔ)器采用具有SATA接口的rSSD芯片設(shè)計(jì)，與處理器的SATA接口直接連接，可提供8 GB的數(shù)據(jù)存儲(chǔ)空間；BIOS存儲(chǔ)器主要用于存儲(chǔ)處理器的啟動(dòng)代碼，包含處理器核配置和BIOS運(yùn)行環(huán)境，采用1 MB容量的SPI接口NOR Flash設(shè)計(jì)。

②高速接口：應(yīng)用系統(tǒng)的高速接口部分包含PCIE接口和RGMII接口。其中，PCIE接口連接2個(gè)PCIE接口的以太網(wǎng)控制器，RGMII接口連接2個(gè)RGMII接口的以太網(wǎng)PHY芯片。高速接口部分總共對(duì)外提供4路100/1 000 Mbit/s以太網(wǎng)接口，可以充分驗(yàn)證處理器的數(shù)據(jù)處理能力。

③低速接口：網(wǎng)芯一號(hào)處理器集成了多種低速I(mǎi)O接口，包括IIC及SPI等。為驗(yàn)證這些IO接口的功能，應(yīng)用系統(tǒng)設(shè)計(jì)了多個(gè)IO接口芯片應(yīng)用電路。其中，SPI接口設(shè)計(jì)采用多種SPI接口的存儲(chǔ)器電路，IIC接口設(shè)計(jì)采用IIC接口的測(cè)溫芯片電路和實(shí)時(shí)時(shí)鐘芯片電路，便于開(kāi)發(fā)人員進(jìn)行開(kāi)發(fā)驗(yàn)證。

2.2軟件設(shè)計(jì)

應(yīng)用系統(tǒng)的軟件設(shè)計(jì)包含BIOS軟件設(shè)計(jì)和操作系統(tǒng)設(shè)計(jì)2個(gè)部分。其中，BIOS軟件采用MIPS架構(gòu)的通用啟動(dòng)固件PMON，操作系統(tǒng)軟件采用中標(biāo)麒麟操作系統(tǒng)。

（1）BIOS軟件設(shè)計(jì)

PMON是MIPS架構(gòu)處理器最常用的啟動(dòng)固件，兼有啟動(dòng)加載（Bootloader）和基本輸入輸出系統(tǒng)的功能[4]。PMON功能強(qiáng)大而豐富，包括硬件初始化、操作系統(tǒng)引導(dǎo)、硬件測(cè)試及程序調(diào)試等功能，提供多種加載操作系統(tǒng)的方式，可從硬盤(pán)、網(wǎng)絡(luò)和U盤(pán)等多種媒介加載系統(tǒng)，具有對(duì)內(nèi)存、串口、網(wǎng)絡(luò)及硬盤(pán)等外設(shè)的基本測(cè)試功能。此外，PMON還內(nèi)置了一個(gè)調(diào)試器，可以對(duì)加載的程序進(jìn)行單步跟蹤、設(shè)置斷點(diǎn)等調(diào)試，并且支持軟件在線(xiàn)升級(jí)。PMON占用資源少，僅需要串口、512 KB ROM和128 KB RAM即可實(shí)現(xiàn)全部特性[5]。PMON初始化流程如圖3所示。針對(duì)網(wǎng)芯一號(hào)處理器的特點(diǎn)和應(yīng)用系統(tǒng)的硬件電路配置，對(duì)PMON進(jìn)行了系統(tǒng)的適配開(kāi)發(fā)。經(jīng)過(guò)適配，PMON可以在網(wǎng)芯一號(hào)處理上正常運(yùn)行，并可以引導(dǎo)操作系統(tǒng)，PMON啟動(dòng)圖如圖4所示。

（2）操作系統(tǒng)設(shè)計(jì)

中標(biāo)麒麟操作系統(tǒng)基于LINUX內(nèi)核，包含進(jìn)程管理、存儲(chǔ)管理、設(shè)備管理、文件系統(tǒng)管理、網(wǎng)絡(luò)協(xié)議及系統(tǒng)應(yīng)用等幾個(gè)部分[6]，具備多核和多進(jìn)程支持能力，在應(yīng)用層配套有較成熟的多款軟件產(chǎn)品。針對(duì)網(wǎng)芯一號(hào)處理器的特點(diǎn)和應(yīng)用系統(tǒng)的硬件電路配置，在網(wǎng)芯一號(hào)處理器的基礎(chǔ)上適配了中標(biāo)麒麟操作系統(tǒng)，開(kāi)發(fā)了包含PCIE、RGMII、IIC、SPI和UART在內(nèi)的多款驅(qū)動(dòng)程序，對(duì)網(wǎng)芯一號(hào)處理器的各種接口進(jìn)行了功能驗(yàn)證。

3系統(tǒng)實(shí)現(xiàn)

為便于網(wǎng)芯一號(hào)處理器的應(yīng)用推廣，應(yīng)用系統(tǒng)采用核心模塊+底板的組合形式。核心模塊包含網(wǎng)芯一號(hào)處理器及存儲(chǔ)器等最小系統(tǒng)電路，處理器的接口信號(hào)對(duì)外引出。核心模塊通用性強(qiáng)，對(duì)外的接口信號(hào)基本滿(mǎn)足通信裝備對(duì)處理器的接口信號(hào)需求。當(dāng)開(kāi)發(fā)人員完成對(duì)網(wǎng)芯一號(hào)處理器的功能和性能評(píng)估后，可直接將核心模塊安裝到實(shí)際設(shè)備中。底板對(duì)核心模塊提供的接口信號(hào)進(jìn)行了電路設(shè)計(jì)實(shí)現(xiàn)，考慮到實(shí)際工程應(yīng)用，底板對(duì)核心模塊的對(duì)外接口信號(hào)進(jìn)行了電路實(shí)現(xiàn)，包括千兆以太網(wǎng)、串口、USB、溫度傳感器、ITC及SPI存儲(chǔ)器等多種接口電路。應(yīng)用系統(tǒng)的外觀(guān)圖如圖5所示，所有接口電路均可直接應(yīng)用到實(shí)際工程中，大大減少了開(kāi)發(fā)人員的重復(fù)勞動(dòng)，具有較強(qiáng)的指導(dǎo)意義。

為驗(yàn)證網(wǎng)芯一號(hào)處理器的接口能力，對(duì)開(kāi)發(fā)系統(tǒng)的各個(gè)接口進(jìn)行了功能測(cè)試，測(cè)試結(jié)果如圖6～圖9所示。

為測(cè)試網(wǎng)芯一號(hào)處理器的數(shù)據(jù)處理能力，利用SFTP服務(wù)器對(duì)開(kāi)發(fā)系統(tǒng)的千兆以太網(wǎng)接口進(jìn)行了性能測(cè)試，傳輸文件大小為957.8 MB，傳輸速率可達(dá)11 796.77 KB/s，測(cè)試結(jié)果如圖10所示。

測(cè)試結(jié)果表明，網(wǎng)芯一號(hào)處理器數(shù)據(jù)處理能力強(qiáng)、接口種類(lèi)豐富，可以滿(mǎn)足通信設(shè)備對(duì)處理器的需求，具有廣泛的應(yīng)用前景。

4結(jié)束語(yǔ)

本文對(duì)網(wǎng)芯一號(hào)處理器的技術(shù)特點(diǎn)進(jìn)行了介紹，基于該處理器設(shè)計(jì)了一套完整的應(yīng)用系統(tǒng)，對(duì)硬件和軟件設(shè)計(jì)的關(guān)鍵技術(shù)進(jìn)行了闡述，并結(jié)合實(shí)例對(duì)網(wǎng)芯一號(hào)處理器進(jìn)行了功能和性能驗(yàn)證。驗(yàn)證結(jié)果表明，網(wǎng)芯一號(hào)處理器處理能力強(qiáng)、接口種類(lèi)豐富，可以作為通信設(shè)備的處理器使用，大大提高設(shè)備的自主可控度，具有廣泛的市場(chǎng)應(yīng)用前景。

參考文獻(xiàn)

[1]朱旭斌，張偉，張皓東.航天關(guān)鍵元器件自主可控需求工作思考[J].航天標(biāo)準(zhǔn)化，2013（3）：26-28.

[2]楊晨，商熵.自主可控是實(shí)現(xiàn)安全的必由之路[J].信息安全與通信保密，2014（2）：20-21.

[3]芮雪，王亮亮，楊琴.國(guó)產(chǎn)處理器研究與發(fā)展現(xiàn)狀綜述[J].現(xiàn)代計(jì)算機(jī)（專(zhuān)業(yè)版），2014（8）：15-19.

[4]李雷，鄭為民，劉金剛.基于PMON的龍芯BIOS初始化及VGA BIOS模擬器[J].計(jì)算機(jī)工程，2009，35（1）：204-206.

[5]張菊莉，張君毅，孟小鎖.基于龍芯2F架構(gòu)的PMON分析與優(yōu)化[J].現(xiàn)代電子技術(shù)，2011，34（2）：19-21.

[6]徐海亞，趙增基，朱波，等.基于中標(biāo)麒麟的POWERLINK節(jié)點(diǎn)實(shí)時(shí)性解決方法[J].火力與指揮控制，2014，39（5）：164-167.