王桂芳

摘要：本文利用FPGA可編程邏輯器件實(shí)現(xiàn)了對(duì)直流電機(jī)控制系統(tǒng)的設(shè)計(jì)。在熟悉直流電機(jī)工作原理及特性的前提下，掌握PWM控制原理，實(shí)現(xiàn)了對(duì)直流電機(jī)的速度、旋轉(zhuǎn)方向控制和速度測(cè)量。本系統(tǒng)使用VHDL編程，利用嵌入式邏輯分析儀進(jìn)行測(cè)試，驗(yàn)證設(shè)計(jì)的正確性。

關(guān)鍵詞： 直流電機(jī); PWM; FPGA; VHDL

【Abstract】 In this paper，the design of DC motor control system is realized by FPGA programmable logic device. Under the premise of familiarizing with the principles and characteristics of DC motor， the PWM control is grasped， and the speed control， rotation direction control and speed measurement of DC motor are realized. The system described in the VHDL language， and the embedded logic analyzer is used for test to verify the correctness of the design.

【Key words】 ?DC motor; Pulse Width Modulation; Field Programmable Gate Array; Very High Speed Integrated Circuit Hardware Description Language

0 引 言

直流電機(jī)具有啟制動(dòng)性能良好、速度易控制、能夠?qū)崿F(xiàn)較寬范圍內(nèi)的平滑調(diào)速等特點(diǎn)，在工業(yè)中得到廣泛應(yīng)用[1]。直流電機(jī)速度控制最常用的是電樞電壓控制法，通過調(diào)節(jié)電阻改變端電壓達(dá)到調(diào)速目的。PWM（Pulse Width Modulation，脈寬調(diào)制）控制技術(shù)以其控制簡(jiǎn)單靈活和動(dòng)態(tài)響應(yīng)好的優(yōu)點(diǎn)成為電力電子技術(shù)廣泛應(yīng)用的控制方式[2]。與此同時(shí)，可編程門陣列（Field ?Programmable ?Gate ?Array，F(xiàn)PGA）器件的出現(xiàn)，為高性能的直流電機(jī)控制實(shí)現(xiàn)數(shù)字化提供了契機(jī)。FPGA器件是以硬件電路為基礎(chǔ)實(shí)現(xiàn)算法程序，能夠?qū)㈦娐钒寮?jí)產(chǎn)品集成為芯片級(jí)產(chǎn)品，簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，提高系統(tǒng)的穩(wěn)定性和可靠性[3]。

1 系統(tǒng)總體設(shè)計(jì)

本系統(tǒng)采用模塊化設(shè)計(jì)方案，將系統(tǒng)按功能劃分為4個(gè)基本模塊，如圖1所示。轉(zhuǎn)速控制模塊：控制電機(jī)的轉(zhuǎn)動(dòng)速度，即控制PWM信號(hào)的占空比（高電平寬度與低電平寬度的比值），實(shí)現(xiàn)不同的電機(jī)轉(zhuǎn)速;PWM信號(hào)發(fā)生模塊：以計(jì)數(shù)器代替三角波波形，產(chǎn)生占空比不同的頻率信號(hào);電機(jī)的正反轉(zhuǎn)模塊：編寫程序控制DM1、DM2信號(hào)，用來控制電機(jī)不同方向的轉(zhuǎn)動(dòng);測(cè)速模塊：運(yùn)用試驗(yàn)箱內(nèi)部的紅外光電測(cè)速模塊測(cè)量電機(jī)的速度。

2 PWM信號(hào)產(chǎn)生模塊設(shè)計(jì)

一般的脈寬調(diào)制PWM信號(hào)是通過模擬比較器產(chǎn)生的，在比較器的一端接給定的參考電壓，另一端接周期性的鋸齒波電壓。當(dāng)鋸齒波電壓小于參考電壓時(shí)輸出高電平，鋸齒波電壓大于參考電壓時(shí)輸出低電平，改變參考電壓就可以改變PWM信號(hào)的占空比[4]。如采用單片機(jī)產(chǎn)生PWM信號(hào)，需先用D/A轉(zhuǎn)換器產(chǎn)生鋸齒波電壓和參考電壓，再通過外接模擬比較器輸出PWM信號(hào)，外圍電路比較復(fù)雜[5]。而FPGA中的數(shù)字PWM調(diào)制電路與一般的模擬PWM調(diào)制電路相比，產(chǎn)生PWM信號(hào)只需要FPGA內(nèi)部資源就可以實(shí)現(xiàn)。PWM信號(hào)的產(chǎn)生如圖2所示。鋸齒波B與固定值A(chǔ)比較之后，能夠產(chǎn)生固定脈寬的PWM信號(hào)，如果想要改變PWM信號(hào)的占空比，只需要改變A的值即可。當(dāng)輸入的直流電機(jī)速度值改變時(shí)，PWM信號(hào)的占空比也會(huì)隨之改變。PWM信號(hào)的占空比增加，電機(jī)轉(zhuǎn)速加快，PWM信號(hào)的占空比減小，則電機(jī)轉(zhuǎn)速變慢。

在系統(tǒng)中，計(jì)數(shù)器CNT8在時(shí)鐘信號(hào)CLK激勵(lì)下輸出計(jì)數(shù)脈沖。為了能夠輸出逐漸增大的鋸齒波，程序在每一個(gè)時(shí)鐘上升沿到來時(shí)都會(huì)輸出一個(gè)計(jì)數(shù)值，下一個(gè)上升沿到來時(shí)加1，直到cnt=“11111111”時(shí)將cnt清零，從而輸出周期性的鋸齒波波形。鋸齒波CNT8輸出信號(hào)cnt與轉(zhuǎn)速控制輸出信號(hào)count同時(shí)加到數(shù)字比較器的兩個(gè)輸入端口，然后將兩者進(jìn)行比較。如果cnt的值小于count的值，比較器輸出高電平，反之輸出低電平。由此產(chǎn)生周期性的PWM信號(hào)，只要改變速率的設(shè)定值count，就可以改變PWM信號(hào)的占空比，達(dá)到調(diào)速的目的。

3 電機(jī)轉(zhuǎn)速測(cè)量模塊設(shè)計(jì)

根據(jù)直流電機(jī)轉(zhuǎn)速測(cè)量的原理，可以參照頻率計(jì)的設(shè)計(jì)方法來設(shè)計(jì)測(cè)速模塊，并且通過數(shù)碼管來顯示轉(zhuǎn)速測(cè)量的結(jié)果。直流電機(jī)轉(zhuǎn)速測(cè)量電路包括時(shí)序控制器、計(jì)數(shù)器和鎖存器。其中時(shí)序控制器能夠產(chǎn)生測(cè)量轉(zhuǎn)速時(shí)的工作時(shí)序;計(jì)數(shù)器能夠用來統(tǒng)計(jì)直流電機(jī)的轉(zhuǎn)數(shù)（光電碼盤產(chǎn)生的脈沖個(gè)數(shù)）;鎖存器用來鎖存計(jì)數(shù)器輸出的轉(zhuǎn)數(shù)值。

電機(jī)的轉(zhuǎn)速測(cè)量由3個(gè)模塊組成：時(shí)序模塊、計(jì)數(shù)器模塊、鎖存器模塊。如圖3所示。運(yùn)用時(shí)序模塊產(chǎn)生3種信號(hào)，分別為：TSTEN、CLR_CNT、LOAD。TSTEN是使能信號(hào)，讓計(jì)數(shù)器開始工作，記錄1 s內(nèi)的電機(jī)旋轉(zhuǎn)圈數(shù);CLR_CNT是計(jì)數(shù)清零信號(hào)，當(dāng)CLR_CNT=1時(shí)，計(jì)數(shù)器的值清零，從下1 s開始計(jì)數(shù);LOAD是鎖存信號(hào)，當(dāng)LOAD=1時(shí)，鎖存器將數(shù)據(jù)鎖存，在數(shù)碼管上顯示電機(jī)當(dāng)前轉(zhuǎn)速。CLK的頻率為1 Hz，在CLK=1 s的時(shí)間段內(nèi)（一個(gè)周期），計(jì)數(shù)使能信號(hào)TSTEN若為高電平則允許計(jì)數(shù)器CNT計(jì)數(shù)，計(jì)算電機(jī)轉(zhuǎn)動(dòng)的頻率。鎖存器的工作時(shí)鐘為L(zhǎng)OAD信號(hào)，在CLK=1且LOAD=1時(shí)，將LTCH中鎖存的轉(zhuǎn)速脈沖個(gè)數(shù)進(jìn)行輸出。在CLK信號(hào)接下來的1s的時(shí)段內(nèi)，LOAD=1且CLK=0，計(jì)數(shù)器清零信號(hào)CLR_CNT=1有效，將計(jì)數(shù)器CNT中已經(jīng)鎖存的計(jì)數(shù)值清零，使得CNT能夠在下一個(gè)計(jì)數(shù)使能信號(hào)TSTEN=1有效期間繼續(xù)統(tǒng)計(jì)脈沖數(shù)。另外，直流電機(jī)的頻率測(cè)量值可通過P[7..0]連接帶譯碼器的數(shù)碼顯示電路，顯示電機(jī)的頻率，求得電機(jī)的轉(zhuǎn)速。

4 測(cè)試分析

隨著系統(tǒng)功能的不斷強(qiáng)大，邏輯設(shè)計(jì)也越來越復(fù)雜，已不能僅依靠軟件仿真測(cè)試的方法去了解系統(tǒng)的硬件功能，檢查存在的問題。應(yīng)采用更高效的測(cè)試手段與傳統(tǒng)測(cè)試方法相結(jié)合的方式進(jìn)行系統(tǒng)測(cè)試，這就是嵌入式邏輯分析儀的基本思想[6]。

本文使用嵌入式邏輯分析儀對(duì)系統(tǒng)進(jìn)行了測(cè)試分析。其中GW48試驗(yàn)箱選用的FPGA器件是CycloneIII系列的EP3C40Q240C8N。操作過程如下：

（1）輸入信號(hào)。將程序下載到試驗(yàn)箱，將要觀察的信號(hào)加入嵌入式邏輯分析儀中。下載之后需要先在試驗(yàn)箱運(yùn)行，才能實(shí)時(shí)觀察分析儀中的信號(hào)變化。如圖4所示，下載后信號(hào)初始值均為0。

（2）開始分析。按下start按鈕，電機(jī)開始正轉(zhuǎn)。由圖5可見，產(chǎn)生的PWM信號(hào)直接加載到控制電機(jī)正轉(zhuǎn)的信號(hào)i，使電機(jī)正轉(zhuǎn)。ctrl輸入為“11000011”，占空比等于76.47%。

（3）按下zhuan按鈕，使得電機(jī)的旋轉(zhuǎn)方向發(fā)生改變。PWM信號(hào)全部傳給信號(hào)o，count為“11000011”，占空比為76.47%。如圖6所示。

（4）電機(jī)反轉(zhuǎn)加速。加速時(shí)count為“11110011”，占空比為95.29%，電機(jī)旋轉(zhuǎn)速度加快。由圖7看到，此時(shí)PWM信號(hào)的占空比增大。

（5）電機(jī)反轉(zhuǎn)減速，減速時(shí)count為“10101100”，占空比為67.45%，電機(jī)旋轉(zhuǎn)速度減慢。從圖8中可見，PWM信號(hào)的占空比變小。

在試驗(yàn)箱上驗(yàn)證系統(tǒng)功能的同時(shí)，實(shí)時(shí)觀察信[CM）]號(hào)的變化情況，確保有問題時(shí)可以及時(shí)發(fā)現(xiàn)處理，這種方式能夠給予設(shè)計(jì)者們極大的便利。通過以上測(cè)試分析，驗(yàn)證了直流電機(jī)綜合控制系統(tǒng)設(shè)計(jì)的合理性以及正確性。

5 結(jié)束語

本系統(tǒng)相比以往的直流電機(jī)控制系統(tǒng)有許多改進(jìn)。PWM控制技術(shù)的使用使電機(jī)控制更加高效。利用FPGA內(nèi)部資源產(chǎn)生PWM信號(hào)，省去了D/A轉(zhuǎn)換器、模擬比較器，減少了外部連線，簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)，使控制變得更容易。采用嵌入式邏輯分析儀進(jìn)行測(cè)試分析，降低了程序設(shè)計(jì)的復(fù)雜性。綜上所述，研究且制造出這種高性能、高可靠性的直流電機(jī)控制系統(tǒng)，對(duì)現(xiàn)實(shí)生活有著十分重要的意義。

參考文獻(xiàn)

[1] 王云飛，張凱.基于STM32的直流電動(dòng)機(jī)測(cè)速系統(tǒng)設(shè)計(jì)[J].電子制作，2018（23）：28-31，10.

[2]胡飛虎.基于FPGA的直流電機(jī)PWM控制器設(shè)計(jì)[J].機(jī)電信息，2012（30）：144-145.

[3]齊晶晶，黃彩霞，黃利斌.基于FPGA的電機(jī)控制器的設(shè)計(jì)[J].信息技術(shù)，2016（8）：56-58.

[4]潘明，許勇.基于FPGA的直流電機(jī)脈寬調(diào)制控制[J].廣西科學(xué)院學(xué)報(bào)，2005（4）：219-221.

[5]胡亞琦，胡翔宇，牛寶.基于FPGA直流電機(jī)的PWM控制[J].實(shí)驗(yàn)室研究與探索，2014，33（9）：44-47.

[6]潘 松，黃繼業(yè). EDA技術(shù)實(shí)用教程 [ M ].北京：科學(xué)出版社， 2013.