吳坤洋 吳廣棟 高鑒

摘 要：

以高級(jí)語言描述、系統(tǒng)級(jí)仿真和綜合技術(shù)為特征的第三代 EDA 工具為依托，以實(shí)現(xiàn)復(fù)雜電路內(nèi)部故障原因的診斷為目的，提出了基于STM32單片機(jī)的簡(jiǎn)易電路測(cè)試儀。測(cè)試儀通過AD采集獲得計(jì)算所需的電壓數(shù)值，轉(zhuǎn)換為電路參量后判斷故障原因。主控板采用 STM32F103ZET6，實(shí)現(xiàn)整個(gè)電路的控制。該測(cè)試儀可以對(duì)故障電路進(jìn)行單一故障的診斷。應(yīng)用了電壓跟隨器，使電路性能保持穩(wěn)定。與人工檢測(cè)相比，該設(shè)計(jì)具有靈活可控、可靠性高、智能診斷等優(yōu)點(diǎn)。

關(guān)鍵詞：

測(cè)試計(jì)量技術(shù)及儀器; 智能儀器儀表; STM32; 故障檢測(cè)

中圖分類號(hào)： TM 392

文獻(xiàn)標(biāo)志碼： A

Design of Simple Circuit Tester Based on STM32

WU Kunyang， WU Guangdong， GAO Jian

（College of Instrumentation & Electrical Engineering， Jilin University， Changchun， Jilin? 130012， China）

Abstract：

Based on the third generation electronic design automation （ EDA ） tools that are characterized by a high -level language description， system level simulation and synthesis technology， in order to realize the diagnosis of internal faults of complex circuits， a simple circuit tester based on STM32 is proposed. The tester acquires the voltage value required for calculation through AD acquisition， converts the voltage value into circuit parameters， and judges the cause of the fault. STM32F103ZET6 is adopted as the master panel to control the whole circuit. The tester can diagnose a single fault of the faulty circuit and uses a voltage follower to keep the circuit performance stable. Compared with the manual detection， the design is of flexible control， high reliability and intelligent diagnosis etc.

Key words：

testing and measuring techniques and instruments; intelligent instrumentation; STM32; fault detection

0 引言

隨著大型儀器的普及，許多儀器的內(nèi)部電路越發(fā)復(fù)雜。電路故障的診斷難度也隨著電路復(fù)雜度的提高而增加[1]。為了簡(jiǎn)化復(fù)雜電路的判斷過程，筆者設(shè)計(jì)了一款簡(jiǎn)易電路測(cè)試儀。先通過理論分析，判斷出各個(gè)故障帶來的電路參量的變化情況，并以此為依據(jù)對(duì)電路故障原因進(jìn)行診斷。

1 方案設(shè)計(jì)與論證

1.1 信號(hào)源的論證與選擇

方案一：模擬正弦波LC振蕩電路。借助文氏橋電路組成正弦波振蕩電路，使用分立元件搭建雖然制作簡(jiǎn)單，但不便于調(diào)試，頻率穩(wěn)定度較差，失真度較高，難以達(dá)到高精度調(diào)節(jié)，也不能滿足掃頻所需要的快速頻率調(diào)節(jié)要求。

方案二：AD9910集成芯片。AD9910作為DDS芯片，內(nèi)置14位DAC，具有1GSPS的高采樣率，頻率分辨率低于0.23 Hz，頻率變化速度極快，且能夠?qū)崿F(xiàn)程控電壓幅度輸出。

在實(shí)際測(cè)試中，方案一由于反饋電壓取自電容的兩端，它對(duì)高次諧波的阻抗大，反饋也強(qiáng)，因此在輸出波形中含有較多的高次諧波成份，電路頻率的平均穩(wěn)定度[2]約為66 Hz/h，輸出波形不理想。方案二則能實(shí)現(xiàn)高速的大范圍掃頻，且頻率平均穩(wěn)定度為8 Hz/h，故選方案二。

1.2 雙端電壓調(diào)理模塊的論證與選擇

方案一：CMOS模擬開關(guān)和TPS54062DGKR有源降壓芯片。CMOS模擬開關(guān)作為一種可控開關(guān)，有開關(guān)速度快、功耗低、壽命長(zhǎng)等特點(diǎn)，但是不能工作在電壓或者信號(hào)幅值較大的場(chǎng)合，容易損壞，且需額外增加程序模塊進(jìn)行控制。TPS芯片有著極大的電壓轉(zhuǎn)化范圍，體積小、功耗低、集成度很高，但是內(nèi)部轉(zhuǎn)化的函數(shù)關(guān)系不明確，會(huì)給后期的數(shù)據(jù)處理帶來困難。

方案二：電磁繼電器和無源降壓模塊。電磁繼電器作為十分常用的開關(guān)控制組件，能夠適應(yīng)大電壓、大電流的工作場(chǎng)合，控制方便，易于操作，但開關(guān)速度較慢、壽命相對(duì)較短。無源降壓模塊在本次方案設(shè)計(jì)中主要由電阻構(gòu)成，利用電阻的分壓原理將高電壓降低到主控制器能夠采集的范圍，其轉(zhuǎn)化關(guān)系十分明確，但轉(zhuǎn)化范圍相對(duì)有限。

綜合比較，考慮到實(shí)際設(shè)計(jì)中對(duì)于開關(guān)轉(zhuǎn)換速度和元件壽命的要求并不高，電磁繼電器30 ms的轉(zhuǎn)換速度以及10萬次的觸點(diǎn)壽命滿足設(shè)計(jì)要求。且被測(cè)電路輸出信號(hào)幅值接近15 V，遠(yuǎn)低于電磁繼電器耐受電壓，再考慮數(shù)據(jù)的后期處理以及成本等因素，選擇方案二。

1.3 電壓采集與處理裝置的論證與選擇

方案一：FPGA采集和STM32處理與顯示。FPGA工作頻率極高，作為前端電路進(jìn)行信號(hào)采集時(shí)具有高速度的特點(diǎn)，但是受內(nèi)部邏輯門陣列的數(shù)量限制，其數(shù)字處理的能力有限，而STM32F103ZET6作為功能強(qiáng)勁的MCU，具有很強(qiáng)的數(shù)據(jù)處理能力和良好的人機(jī)交互功能，故FPGA結(jié)合STM32進(jìn)行數(shù)字處理與顯示可以同時(shí)兼顧二者的優(yōu)點(diǎn)。

方案二：利用STM32進(jìn)行信號(hào)采集、數(shù)據(jù)處理與顯示。STM32F103ZET6自身擁有3個(gè)ADC通道，這些ADC可以獨(dú)立使用，也可以使用雙重/三重ADC采樣模式自行采集模擬信號(hào)并實(shí)現(xiàn)模數(shù)轉(zhuǎn)換，但是速度較慢，采樣頻率較低。

雖然方案一在工作頻率方面更有優(yōu)勢(shì)，但由于設(shè)計(jì)指標(biāo)中對(duì)于信號(hào)采集速度的要求在2秒以內(nèi)，STM32的ADC模塊完全可以達(dá)到要求，且免除了FPGA結(jié)合STM32時(shí)需要用到的SPI通信模塊，在系統(tǒng)設(shè)計(jì)上相對(duì)簡(jiǎn)單，更容易實(shí)現(xiàn)。本著系統(tǒng)設(shè)計(jì)精簡(jiǎn)有效以及成本盡可能降低的原則，選擇方案二。

2 系統(tǒng)理論分析與計(jì)算

2.1 信號(hào)發(fā)生器部分理論分析

信號(hào)源發(fā)生的正弦波由DDS生成。DDS相位累加器的輸出為線性增加的階梯信號(hào)，經(jīng)波形查詢表后將相位信息轉(zhuǎn)化成相應(yīng)的正弦波幅度信息，經(jīng)數(shù)模轉(zhuǎn)換器后輸出近似正弦波的波形，最后經(jīng)過低通濾波器濾除量化噪聲，得到平滑正弦波[3]。正弦波頻率為

fout=k·fc/2N

（1）

其中fout為DDS輸出頻率，k為二進(jìn)制控制頻率字，fc為內(nèi)部參考時(shí)鐘頻率，N為相位累加器長(zhǎng)度[4]。

2.2 雙端電壓調(diào)理部分理論分析

如果信號(hào)源的輸出過大，經(jīng)過放大器放大后會(huì)發(fā)生失真現(xiàn)象，經(jīng)過測(cè)試，信號(hào)源的輸出為10 mV左右即可，但STM32在采集小信號(hào)時(shí)存在一定誤差，故將信號(hào)源輸出調(diào)至500 mV，之后經(jīng)過一個(gè)阻值較大的分壓電路分出10 mV的小信號(hào)輸入給被測(cè)電路。另外， STM32的所能夠采集的電壓最大不超過3.3 V，故測(cè)量輸出部分也需要采用電阻分壓電路，但若直接采用電阻分壓電路，會(huì)引入負(fù)載效應(yīng)，導(dǎo)致測(cè)量結(jié)果不精確，因此需要在電阻分壓電路前加上一個(gè)電壓跟隨器，減小負(fù)載效應(yīng)帶來的影響。

2.3 測(cè)試電路理論分析

測(cè)試電路仿真電路，如圖1所示。運(yùn)用模電所學(xué)小信號(hào)模型進(jìn)行理論推演，并結(jié)合Multisim軟件進(jìn)行仿真我們得到了被測(cè)電路的輸入電阻（約為1.2千歐姆）、輸出電阻（約為2千歐姆）及增益（約為30），如式（1）—式（3）。

3 電路與程序設(shè)計(jì)

3.1 系統(tǒng)總體框圖

系統(tǒng)總體框圖，如圖2所示。

3.2 輸入端信號(hào)調(diào)理電路的設(shè)計(jì)

在前期理論分析和后期的綜合調(diào)試過程中，我們發(fā)現(xiàn)DDS產(chǎn)生的正弦波信號(hào)帶有較高的直流偏置，同時(shí)由于正弦波信號(hào)幅值較小，周圍環(huán)境的噪聲對(duì)其干擾也較嚴(yán)重，故此，我們?cè)诒粶y(cè)電路輸入端（即測(cè)試儀器輸出端）添加了圖3中的信號(hào)調(diào)理電路，通過前端的RLC帶通濾波電路濾去輸入信號(hào)中的高頻干擾和直流分量，同時(shí)為了增大信噪比，我們采用了生成較大幅值信號(hào)并采樣而后降壓輸入的方式，如圖3所示。

3.3 輸出端信號(hào)調(diào)理電路的設(shè)計(jì)

在理論分析過程中，通過對(duì)放大電路的仿真測(cè)試發(fā)現(xiàn)放大電路輸出信號(hào)幅值過大，超過了STM32電壓采集0～3.3 V的范圍，故設(shè)置了電阻分壓模塊來進(jìn)行等比例降壓，同時(shí)為了減小該模塊對(duì)原放大電路輸出電阻的影響，添加了UA741運(yùn)算放大器組成的電壓跟隨器。輸出端信號(hào)調(diào)理電路，如圖4所示。

3.4 程序設(shè)計(jì)

程序分為電路參數(shù)測(cè)試模塊、幅頻特性測(cè)試模塊和故障判斷模塊三大模塊。

首先啟動(dòng)電路測(cè)試模塊。該模塊有兩大電路，分別對(duì)輸入電阻和輸出電阻進(jìn)行測(cè)量。我們通過單片機(jī)輸出高低電平控制繼電器開關(guān)以切換兩個(gè)測(cè)量電路，再根據(jù)分壓原理分別求得輸入電阻和輸出電阻的阻值，并將數(shù)據(jù)顯示在屏幕上。

隨后幅頻特性測(cè)試模塊開始工作。首先給予被測(cè)電路穩(wěn)定的電壓，再通過DDS模塊輸出1 HZ-1 MHZ的正弦波，主控板通過采集固定頻率點(diǎn)位的輸出電壓并加以處理得到幅頻特性曲線。

將數(shù)據(jù)采集完成后，啟動(dòng)故障判斷模塊。依次將輸出電壓、輸入電阻和輸出電阻3個(gè)數(shù)據(jù)與給定閾值加以比對(duì)，并分析幅頻特性曲線采樣點(diǎn)位的數(shù)據(jù)是否與測(cè)試電路預(yù)期曲線點(diǎn)位一致。綜合以上分析結(jié)果，單片機(jī)通過給定程序判斷出電路故障原因?qū)⒔Y(jié)果顯示在屏幕上。

4 測(cè)試

4.1 電路搭建

由DDS產(chǎn)生的高速掃頻信號(hào)接入輸入端信號(hào)調(diào)理電路輸入至被測(cè)黑箱電路雙端輸入端，黑箱輸出端接入輸出端調(diào)理電路進(jìn)行降壓。單片機(jī)對(duì)輸入輸出調(diào)理電路進(jìn)行電壓采集，最終將測(cè)試結(jié)果輸出到TFT屏幕上進(jìn)行顯示。實(shí)際電路與仿真電路相同。

4.2 測(cè)試方案

通過TFT屏實(shí)時(shí)顯示被測(cè)放大電路的輸入電阻、輸出電阻、增益、上限頻率等題目要求的電路參數(shù)，同步實(shí)時(shí)顯示被測(cè)放大電路的幅頻特性曲線。

4.3 測(cè)試儀器

數(shù)字存儲(chǔ)示波器GDS-2202A、信號(hào)發(fā)生器AFG-2225、數(shù)字萬用表C9807A+、直流穩(wěn)壓電源GPS3303C。

4.4 測(cè)試結(jié)果

按計(jì)算，理論輸入電阻為0.973 kΩ，理論輸出電阻為2 kΩ，理論增益為38，電路參數(shù)測(cè)試結(jié)果如表2所示。進(jìn)行故障判斷檢測(cè)，測(cè)試六種故障情況，測(cè)試結(jié)果如表3所示，均判斷成功。幅頻特性曲線，如圖5所示。

結(jié)果顯示，輸入電阻和輸出電阻的測(cè)量結(jié)果都能保持在平均相對(duì)誤差為4%的范圍內(nèi)，幅頻特性曲線顯示良好，與理論幅頻特性曲線保持高度吻合。

4.5 問題及解決措施

問題一：電壓采集過程中STM32測(cè)量誤差過大。

解決方案：① 給VREF+接入穩(wěn)定的電壓參考：由圖6

供電圖可知，存在VREF-和VREF+引腳，ADC是由這兩個(gè)引腳供電。ADC的電壓采集范圍為：VREF-

1024 ADC 轉(zhuǎn)換，在標(biāo)稱 Vcc=5 V 情況下其 ADC 值是 511; 則AD_value = 2495 / （5000 / 1024）; 再利用 TL431B 的輸出基準(zhǔn)電壓反推實(shí)際 VCC 值。[6]

問題二：測(cè)試儀器輸出端和輸入端信號(hào)調(diào)理電路對(duì)被測(cè)電路的輸入電阻和輸出電阻影響較大。解決方案：場(chǎng)效應(yīng)晶體管跟隨器的轉(zhuǎn)移因數(shù)接近于1 （ 0.999或更大），且具有很高的輸入阻杭（幾十到幾百 kM），通過電壓跟隨器減小級(jí)間的相互影響，增強(qiáng)電路的穩(wěn)定性。[7]結(jié)合數(shù)據(jù)處理成功將相對(duì)誤差減小到5%的范圍之內(nèi)。

5 總結(jié)

文中提出了一種基于STM32以及集成運(yùn)放器件的簡(jiǎn)易電路測(cè)試儀。電路由DDS信號(hào)源、雙端電壓調(diào)理模塊和電壓采集與處理裝置等器件組成，價(jià)格低廉，簡(jiǎn)單可靠，且易于實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果與理論分析及仿真結(jié)果一致，驗(yàn)證了所設(shè)計(jì)儀器的可行性，為電測(cè)儀表等領(lǐng)域快速實(shí)現(xiàn)故障檢測(cè)提供了一種簡(jiǎn)易可行的方案。

參考文獻(xiàn)

[1]?楊銀堂. 現(xiàn)代半導(dǎo)體集成電路[M]. 北京：電子工業(yè)出版社，2009.

[2] 葉樹亮，李東升.改進(jìn)型高穩(wěn)定度LC振蕩電路的研究[J].中國(guó)計(jì)量學(xué)院學(xué)報(bào)，2003（3）：12-15.

[3] 包玉樹，葉加星，程健林，等.輸變電一次設(shè)備試驗(yàn)器具環(huán)境電磁兼容評(píng)價(jià)系統(tǒng)研究[J].微型電腦應(yīng)用，2016，32（5）：50-52.

[4] 張林行，尚小虎，趙美聰，等.一種基于FPGA的DDS信號(hào)源實(shí)現(xiàn)[J].微型電腦應(yīng)用，2015，31（12）：16-18.

[5] 康華光. 電子技術(shù)基礎(chǔ)？模擬部分 [M]. （第六版）. 北京：高等教育出版社，2006.

[6] 侯志偉，包理群.基于STM32的多重ADC采樣技術(shù)研究與應(yīng)用[J].工業(yè)儀表與自動(dòng)化裝置，2019（3）：28-32.

[7] 謝直山，何自成.測(cè)量設(shè)備中的電壓跟隨器[J].電測(cè)與儀表，1981（1）：30-34.

（收稿日期： 2019.07.28）