李實

在這個智能移動設(shè)備已經(jīng)占據(jù)了我們生活絕大部分的年代，如何設(shè)計一顆更好、更節(jié)能、更適合移動設(shè)備使用的處理器，一直以來都是芯片廠商最為關(guān)注的話題之一。在ARM架構(gòu)中，ARM推出了諸如big.LITTLE以及現(xiàn)在被稱作DynamIQ大小核匹配的一整套軟硬件解決方案，并帶來了非常不錯的使用效果。在x86架構(gòu)這邊，截至目前依舊是大核心對大核心、小核心對小核心，還沒有一款產(chǎn)品能夠融合兩者的優(yōu)勢。不過，在x86上的這個空白可能要被英特爾填補了。2019年，英特爾就宣布了新的Atom、Core架構(gòu)以及全新的Foveros 3D封裝技術(shù)，以及這些技術(shù)綜合而來的全新Lakefield處理器和其代表的全新混合式異構(gòu)架構(gòu)。隨著Lakefield處理器的消息不斷爆出，各種有關(guān)這款產(chǎn)品在設(shè)計和性能方面的數(shù)據(jù)開始走向前臺，引發(fā)了人們對采用這款全新設(shè)計、全新架構(gòu)和獨特異構(gòu)方案的處理器的好奇。今天，本文就綜合多方內(nèi)容，對這款英特爾未來的移動處理器之星進行解讀。

去年，英特爾發(fā)布了Lakefield架構(gòu)。當時和Lakefield-起登場的還有全新的3D封裝技術(shù)Foveros以及一些全新的處理器架構(gòu)設(shè)計。作為英特爾近十年來改變最大的處理器產(chǎn)品，Lakefield在設(shè)計思路和實現(xiàn)方式上給人們帶來了全新的思考，這款堪稱里程碑式的產(chǎn)品，一定會在整個處理器的發(fā)展歷史中留下濃墨重彩的一筆。

先來看名稱，Lakefield是一款移動SoC的代號，也是這款SoC架構(gòu)特征的名稱。設(shè)計方面，全新的Lakefield帶來了大量不同于之前處理器的設(shè)計，包括更小的電路板尺寸、更出色的功耗和性能功耗比表現(xiàn)等。架構(gòu)方面，Lakefield最值得關(guān)注的地方還是其獨特的異構(gòu)多核架構(gòu)，這個架構(gòu)包含了非偶數(shù)的處理器數(shù)量，分別是一個大核心和四個小核心，顯然，Lakefield吸取了目前智能手機移動SoC的部分思想，并結(jié)合x86實際應(yīng)用場景的特性。在功耗方面，Lakefield擁有獨特的電源設(shè)計，以及在待機、信號連接方面低至2mW的低功耗解決方案等。在圖形方面，Lakefield還采用了英特爾全新的第11代圖形架構(gòu)，一些消息顯示新的圖形架構(gòu)和前代產(chǎn)品相比提升了50%。內(nèi)存控制器方面，Lakefield使用的是LPDDR4X POP內(nèi)存，并且將其通過獨特的堆疊式封裝集成在整個處理器的頂部，最后再來看封裝和外觀，由于Foveros 3D封裝技術(shù)的采用，La kefield的處理器尺寸非常小，長寬都僅為12毫米，厚度也僅有1毫米，這個數(shù)據(jù)要低于目前絕大部分處理器產(chǎn)品。由于Lakefield優(yōu)秀的特性，在未上市之前，就有很多筆記本電腦廠商宣稱將基于Lakefield打造全新的產(chǎn)品，其中包括微軟的Surface Neo以及三星的Galaxy Book S等。

沒有計算，只有通信——Lakefield基礎(chǔ)模塊介紹

在這里，基礎(chǔ)模塊是指位于封裝層最底層的高分辨率襯底，與此類似的是一些射頻芯片的晶元襯底。英特爾在最底層的基礎(chǔ)芯片上放置了什么內(nèi)容呢？答案是部分接口組件。包括USB 3 Type-C接口、音頻、Debug模塊、SDIO（Secure Digital Input and Output，安全數(shù)字輸入輸出卡，一種在SD卡上發(fā)展起來的接口，用于支持一些特殊用途的信號通訊）、PCle 3.0、緩存以及其他一些低功耗的1/0組件。

這個部分的面積僅僅為92平方毫米，采用了全新的22nm FFL工藝制造。這個基板具有10個金屬層和MIM蓋帽（ metal insulator metal cap），并允許上層模組以TSV的方式導(dǎo)通到基板。從工藝來看，22nm FFL和之前老版本的22nm存在很大差異，22nmFFL相當于加入了大量成熟的14nm工藝技術(shù)，優(yōu)化的超低功耗工藝版本。這個工藝的特點在于針對模擬電路做了增強，并針對低功耗電流泄露做出了優(yōu)化。不僅如此，由于引入了14nm工藝的特性并且應(yīng)用在22nm節(jié)點上，因此這個工藝采用了一個單一圖案的BEOL，顯著減少了掩模數(shù)量和總體層數(shù)，最終降低了成本。之前英特爾曾計劃在業(yè)內(nèi)大規(guī)模推廣22nm FFL工藝的代工，面向移動產(chǎn)品、RF產(chǎn)品等對功耗控制比較敏感的設(shè)備。本次這項工藝成功使用在自家產(chǎn)品上，也是對其質(zhì)量和性能的一種肯定。

Lakefield的基石英特爾全新22nm FFLI藝簡介

本刊曾經(jīng)在之前的《面向低功耗、低成本和模擬設(shè)備的新工藝——英特爾22nm FFL工藝介紹》中詳細介紹了這款全新的工藝。由于本文涉及了22nm FFL工藝，因此在這一部分簡單做一些介紹。如果讀者希望詳細了解這個工藝特性，可以回顧之前的文章。

英特爾的22nm FFL工藝是一款全新設(shè)計的、面向低功耗、低成本和模擬、射頻用戶的新工藝。22nm FFL和之前的22nm SoC工藝幾乎沒有什么關(guān)系，而是來自更先進的14nm和lOnm工藝技術(shù)。22nm FFL和22nm SoC唯一共享的物理特性是相對寬松的108nm柵極間距，這使得柵極的長度更長。實際上22nm FFL的鰭片間距、高度、寬度可以和14nm制程相媲美。

在工藝細節(jié)方面，22nm FFL包含了三個新的層，分別是180nm、720nm和1080nm，其主要特點是金屬層間距都采用了整數(shù)倍數(shù)，比如基本是90的整數(shù)倍數(shù)，并且針對低成本設(shè)計進行了優(yōu)化。此外，英特爾團隊還新設(shè)計了一種新的超低功耗邏輯晶體管（簡稱為LL），可以將永久導(dǎo)通邏輯晶體管的泄露降至最低。為了進一步提高vt，新型LL晶體管的柵極長度比低功率晶體管的柵極長度更長，并且更大，需要144nm的柵極間距。它還采用了非常厚的柵極氧化層，類似于高電壓1/0晶體管，可以降低漏電。對于NMOS和PMOS，新型LL晶體管的總漏電流低于0.5pA/μm和0.7pA/μm，這個數(shù)值甚至僅有傳統(tǒng)22nm工藝的1/30，極大地降低了漏電損耗。在生產(chǎn)方面，22nm FFL擁有一個大型的晶體管庫，包含三種高性能邏輯電路，三種低功耗邏輯電路，一種超低漏電邏輯電路，三種模擬電壓電源，三個高電壓器件以及各種無源器件等，為22nm FFL工藝快速商業(yè)化提供了可能。在成本控制方面，22nm FFL工藝放寬了部分要求，減少了對雙重圖案曝光的需求，并且將第二代和第三代FinFET的大量特性轉(zhuǎn)移至22nm FFL上。新工藝能夠通過制造幾何形狀出色的鰭片，以及功能優(yōu)異的金屬層來提高整體芯片的性能和能耗比。

市場選擇方面，22nm FFL非常適合無線調(diào)制解調(diào)器，比如4G、Wi-Fi和藍牙芯片等，甚至可能是PC芯片組，比如Lakefield的基礎(chǔ)模塊部分?？傮w來看，22nm FFL工藝結(jié)合了英特爾FinFET和其他低漏電技術(shù)，使得晶體管漏電率降低了100多倍，驅(qū)動電流甚至達到了14nm工藝的水平，堪稱業(yè)界非常出色的超低功耗先進工藝。

1+4、大小核——計算模塊介紹

SOC的計算模塊位于基礎(chǔ)模塊之上。計算模塊比基礎(chǔ)模塊小了一圈，僅僅只有82平方毫米，集成了大約40億個晶體管。工藝方面采用的是英特爾第二代10nm工藝制造，也就是10nm+。在這個部分，英特爾集成了幾乎所有的高性能部件，包括4通道、每通道16bit的LPDDR4內(nèi)存、CPU內(nèi)核、系統(tǒng)代理單元、第11代GPU核心、第11.5代顯示引擎以及IPU 5.5。

在計算模塊中，有一些細節(jié)非常有趣。比如計算模塊這個SoC本身和ke Lake非常相似，英特爾宣稱它們確實基于同一個芯片研發(fā)而來。在總線方面，英特爾采用了之前慣用的雙向環(huán)形總線和相關(guān)代理節(jié)點來連接內(nèi)核、GPU等重要部件。目前核心內(nèi)部擁有4個代理節(jié)點，分別用于CPU的大核心、4個小核心、GPU和其他所有的功能部件。小核心方面，英特爾采用的是四核心Goldmont Plus架構(gòu)所使用的集群管理方式（核心已經(jīng)改用了更新的Tremont），這個集群管理方式已經(jīng)使用了多代，并且現(xiàn)在沒有看到進一步的更新。

在GPU方面，整個計算模塊中大約37%的部分被第11代GPU核心占據(jù)，這個數(shù)據(jù)不包括IPU 5.5部件和第11.5代顯示引擎，后者位于計算模塊左側(cè)的2個紫色區(qū)域。相比Ice Lake，整個計算模塊的面積有所降低，這是因為PCle 3.O和Thunderbolt 3（USB Type-C）的控制單元被移出計算模塊，放置在了基礎(chǔ)模塊部分。

在CPU核心配置上，英特爾首次采用了1+4的方案，也就是一個SunnyCove架構(gòu)的大內(nèi)核和四個Tremont架構(gòu)的小內(nèi)核混合配置在一起，總計五個核心和五個線程。在這里，原本支持超線程的Sunny Cove架構(gòu)禁用了SMT同步多線程技術(shù)。在之前的產(chǎn)品中，這兩個計算核心都是作為獨立產(chǎn)品的核心存在的，比如Sunny Cove是為ke Lake打造的，而Tremont在最新發(fā)布的Sown Ridge網(wǎng)絡(luò)處理器中存在。不過在AVX-512方面，盡管其架構(gòu)支持，但是考慮到Lakefield的應(yīng)用場景主要是面向低功耗和超輕薄設(shè)備，以及Tremont內(nèi)核需要完全的ISA兼容性的要求，因此Sunny Cove在這款處理器上也沒有開啟對AVX-512的支持。不過令人奇怪的是，根據(jù)芯片晶圓照片判斷，AVX-512模塊依舊存在于Lakefield的Sunny Cove核心中，并未移除，只是將其禁用了o考慮到AVX-512核心占地面積頗大，移除這個模塊有助于降低芯片面積從而減少成本，因此英特爾依舊保留AVX-512核心就略顯蹊蹺，具體原因尚不得而知。

英特爾采用1+4的配置方案后，正在運行的工作負載信息會傳遞給操作系統(tǒng)，以便根據(jù)性能需求和電源消耗情況來優(yōu)化工作負載并配置相關(guān)核心資源。在小核心方面，英特爾采用了最新的Tremont內(nèi)核，英特爾宣稱這個核心代表了性能和功耗的顯著提升，其架構(gòu)性能可能介于SandyBridge和Haswell之間。英特爾的數(shù)據(jù)顯示，一個Tremont的內(nèi)核可以達到Sunny Cove高達70%的性能，同時擁有更出色的性能功耗比。在多線程負載中，4個Tremont內(nèi)核群集可以實現(xiàn)單個Sunny Cove核心2倍的性能，同時提供明顯更好的電源效率曲線。因此，通過為不同特性的工作負載使用更高效率的核心，能夠為整個SoC帶來更為優(yōu)秀的功耗和性能表現(xiàn)。一些對性能要求較高的計算任務(wù)可以交給Sunny Cove核心負責，而那些需要多線程性能的應(yīng)用，以及后臺工作負載會交由Tremont集群負責，這樣會帶來更為出色的能源效率。當然，在實際工作中，正如我們在安卓生態(tài)環(huán)境中看到的那樣，如何將合適的程序匹配至合適的核心是一個很復(fù)雜的事情，因此良好的電源管理是—項復(fù)雜的工作?，F(xiàn)在不確定在實際應(yīng)用中類似混合架構(gòu)的設(shè)計能否達到理論所呈現(xiàn)的優(yōu)秀表現(xiàn)。

除了性能和能耗比，4個Tremont集群還有一些有意思的內(nèi)容值得探尋，比如芯片經(jīng)濟性方面的考慮。4個Tremont集群的面積和一個Sunny Cove核心基本相同，這里需要說明的是，這種比較立足于4個Tremont集群加上共享的1.5MB L2緩存對比1個SunnyCove核心加上512KB緩存。其中，前者核心面積大約為5.14平方毫米，單個Tremont核心面積約為0.88平方毫米。整個Sunny Cove核心搭配緩存的面積約為4.49平方毫米。因此可以看出不同類型的核心尺寸差異巨大。

Lakefield的技術(shù)來源：Sunny Cove和Tremont核心簡介

Sunny Cove架構(gòu)是英特爾近年來真正堪稱架構(gòu)革新的大核心設(shè)計方案。相比前代架構(gòu)，新的架構(gòu)同時包含了通用性能提升和特殊性能提升。已知的消息包括增加緩存容量，更寬的核心，增加了L1帶寬，分支預(yù)測器的改進，減少有效負載延遲等。指令集方面，Sunny Cove內(nèi)核也加入了AVX-512指令集和相關(guān)計算單元，支持IFMA指令以更好地支持大數(shù)據(jù)算數(shù)計算和加密計算，加入SHA和SHA-NI指令以及Galois Field指令，以更好地進行密碼學所需要的計算加速等。

在Sunny Cove之外，Tremont也是英特爾近年來提出的全新高效能架構(gòu)。其核心變化包括使用了來自SunnyCove這類大核心的指令預(yù)取和分支預(yù)測單元，采用了2個3-wide的解碼引擎，并搭配4寬度的分配和調(diào)度引擎實現(xiàn)寬裕的資源分配和調(diào)度，更大的緩存容量和更寬的緩存帶寬，擁有8個執(zhí)行端口和7個數(shù)據(jù)保留單元的寬后端單元設(shè)計（包括更強大的浮點和整數(shù)單元）以及全新的指令集等。Tremont通過全面革新內(nèi)核設(shè)計，帶來了相比前代產(chǎn)品至少30%的性能提升，令人驚訝。

多層堆疊——Foveros3D封裝

Lakefield使用了英特爾Foveros 3D封裝技術(shù)，來構(gòu)建完成最終的芯片堆疊封裝，其主要的技術(shù)難點在于lOnm工藝構(gòu)建的計算模塊和基礎(chǔ)模塊面對面的結(jié)合后，再一同封裝在基板之上。對于Lakefield，英特爾使用了50Um點距的微型凸點。在Foveros封裝的頂部，英特爾還額外封裝了多個LPDDR4的內(nèi)存。一般來說，內(nèi)存都是由廠商根據(jù)產(chǎn)品型號來選擇容量和頻率的。英特爾將其封裝在處理器之上，好的方面是減少了整個系統(tǒng)所占的面積，不過廠商可能無法自行搭配出更靈活的配置，玩家也無法自行升級內(nèi)存了o Lakefield支持2個或者4個LPDDR4或者LPDDR4X的內(nèi)存堆棧。在內(nèi)存封裝方面，英特爾采用的是350微米間距的TMV （through-mold vias）連接。即使整個芯片包括基板、基礎(chǔ)模塊和核心模塊、2層內(nèi)存封裝，但是整個處理器的厚度僅為1毫米，和普通芯片沒有任何差異。

在Foveros封裝的內(nèi)部結(jié)構(gòu)實現(xiàn)方面，英特爾采用了被稱為FDI（Foveros Die Interface）的3D晶圓間連接技術(shù)來連接所有芯片的10接口。FDI包括過程級別的優(yōu)化和增強，以確保所有連接界面的電氣性能都得到保障。這包括3D建模、結(jié)構(gòu)優(yōu)化、晶片之間的距離最小化、不同層晶片的耦合以及相鄰?fù)裹c之間的耦合。在FDI技術(shù)中心，10單元直接位于微型凸塊下方，從而消除了引線、布線。在時鐘結(jié)構(gòu)方面，F(xiàn)DI使用相對簡單的轉(zhuǎn)發(fā)時鐘架構(gòu)，其中Tx/Rx位于基礎(chǔ)晶片電源上.接口頻率不高但是數(shù)據(jù)寬度很寬，其峰值速率為500MT/s，并且200條相關(guān)通道都使用這個統(tǒng)一的速度。在功耗方面，Lakefield上FDI的功耗為0.2pj/bit，比一般的標準芯片組接口，比如英特爾的OPI或者AMD IF總線降低了約10倍。英特爾表示，未來的產(chǎn)品還會進一步減少功耗。

在基礎(chǔ)模塊的連接方面，它采用的是TSV技術(shù)，可以用于將路由信號和電源直接導(dǎo)通到上層封裝芯片。由于基礎(chǔ)模塊是有源中介層，因此技術(shù)難度更高。英特爾表示，采用TSV是因為其規(guī)則允許高級別的區(qū)塊電源利用率高于75%，并且還經(jīng)過了英特爾的優(yōu)化，可以在存在TSV的情況下使用SRAM、寄存器文件和10電路等。信號TSV使用的是lxl陣列，功率TSV則以每個C4凸點2xl、2x2、2x3x2的圖形陣列構(gòu)建。英特爾表示，在超過1GHz頻率的情況下，TSV電容為50fF，損耗小于0.5dB。

堪比智能手機——Lakefield成品尺寸

由于英特爾將內(nèi)存也集成在了整個SoC中，因此最終的芯片和電路板設(shè)計將擁有類似于智能手機成品的尺寸。英特爾傳統(tǒng)處理器針對超輕薄設(shè)備一般擁有2個系列，分別是Y系列和U系列，比如Ice Lake Y和ke LakeU，均以較小的尺寸和極高的集成度著稱。但是，Lakefield和這兩個主流系列相比更為微縮，尺寸更小一些。值得指出的是，在外部電源供應(yīng)上，英特爾采用了Power Management IC，也就是常用于智能手機的PMIC電源管理芯片來代替?zhèn)鹘y(tǒng)處理器使用的VR或者FIVR電源。

英特爾也展示了一些搭載Lakefield設(shè)計樣品的尺寸，其PCB尺寸大約只有1 25毫米長和30毫米寬，表面搭載的芯片包括Lakefield芯片、NAND芯片、電源芯片和通訊、擴展卡插槽等，和常見的智能手機產(chǎn)品有一定的相似之處。

Lakefield的改進空間和下一代產(chǎn)品

作為第一個使用了多種新技術(shù)的產(chǎn)品，Lakefield還將成為未來所有產(chǎn)品的學習對象。用于邏輯的3D堆棧處理器構(gòu)建技術(shù)是一個全新的領(lǐng)域，為了使Lakefield最終獲得成功，必須開發(fā)全新的CAD工具以及新的系統(tǒng)級協(xié)作優(yōu)化。英特爾表示，內(nèi)部和外部的CAD工具都得到了修改和增強，以支持3D IC設(shè)計，并應(yīng)用了包括構(gòu)造、布局和布線、芯片對芯片的時鐘頻率控制和建模、電源傳輸、ESD、散熱、信號完整性方面的全新功能。這每一項新功能和新設(shè)計都足以寫下一本厚厚的技術(shù)手冊。另外，3D IC的審核和驗證工具也得到了加強，從而使開發(fā)人員能夠驗證全芯片的功能。盡管如此，CAD工具依舊遠遠落后于行業(yè)對3DIC開發(fā)的需求，未來還需要進一步加強。

從產(chǎn)品角度來看，作為初代產(chǎn)品，Lakefield依舊存在很多缺陷。英特爾的長期目標是能夠采用Foveros技術(shù)在基礎(chǔ)模塊上混合匹配計算芯片。盡管目前用于2D和2.5D芯片的封裝和連接技術(shù)已經(jīng)有越來越多的選擇，但是針對3D芯片還沒有太多的標準可供執(zhí)行。尤其是在內(nèi)存方面，Lakefield受限于尺寸和成本使用了POP封裝的內(nèi)存，這意味著內(nèi)存數(shù)據(jù)要到達計算芯片，必須穿過POP封裝的底層和基板連接的銅柱，再向上傳輸，穿過基礎(chǔ)模塊才能抵達計算模塊——盡管內(nèi)存和計算模塊就隔了一層POP封裝的基板。出現(xiàn)這樣的問題的原因是目前還沒有為3D IC所設(shè)計的標準存儲器接口，業(yè)內(nèi)常見的諸如HBM2等存儲芯片最多都是為2.5D規(guī)格設(shè)計的，英特爾表示正在和合作伙伴研究解決方案。

在下一代產(chǎn)品的設(shè)計上，英特爾已經(jīng)開始討論其他的一些封裝技術(shù)了。 Foveros可以和EMIB等其他技術(shù)一起使用，英特爾的第二代Foveros將兼容7nm工藝，基礎(chǔ)模塊則將采用優(yōu)化版本的lOnm工藝完成。使用Foveros和EMIB的主要產(chǎn)品是代號PonteVecchio的Xe架構(gòu)GPU，這款產(chǎn)品將在2020年末小范圍試用，最終在2021年推出。

目前已經(jīng)有一些Lakefield芯片的具體產(chǎn)品信息，包括Core i5-L15G7、Core i5-L16G7兩款產(chǎn)品。從這些曝光的產(chǎn)品命名來看，"Core”品牌和“i5”這樣的產(chǎn)品檔次區(qū)分依舊保留，后續(xù)的“L”應(yīng)該是指Lakefield架構(gòu)，“15”和“16”應(yīng)該是不同的型號區(qū)分，“G7”則是指相關(guān)核芯顯卡的規(guī)格。具體規(guī)格上，以Core i5-L16G7為例，這款產(chǎn)品5核心、5線程，核心基礎(chǔ)頻率1.4GHz，睿頻頻率據(jù)傳為2.95GHz。值得關(guān)注的是它的圖形性能，在3DMark FireStrike中跑出了1069分，基本和GeForceMX 250以及銳龍74800H持平。CPU成績方面，目前的測試顯示其僅為4279分，和賽揚G3900相當，考慮到這并不是最終版本的測試成績以及軟件可能對新處理器在優(yōu)化上存在一些問題，因此參考意義不大。不過即使如此，考慮到Lakefield的全新特性和獨特的架構(gòu)，以及部分消息宣稱其僅為0.002W也就是2mW的待機功耗且完全無需風扇散熱、被動散熱即可的特性，相信這樣的性能和超長的電池續(xù)航時間已經(jīng)足夠滿足用戶需求了。

從目前的資料看出，Lakefiled本身瞄準的是看重輕薄、長續(xù)航的移動市場，這款處理器的創(chuàng)意在于異構(gòu)五核心的架構(gòu)和Foveros 3D堆疊架構(gòu)。前者是處理器設(shè)計理念上的—次重大改變，無論是學習智能手機的移動SoC也好，還是專門為筆記本電腦定制也好，這種按需定制的特殊架構(gòu)在之前從未如此目的明確地出現(xiàn)，當然，它的最終使用效果和性能表現(xiàn)還有待觀察。