李 偉

(中國電子科技集團(tuán)公司第十研究所, 四川 成都 610036)

0 引言

隨著現(xiàn)代通訊、測控?cái)?shù)傳及偵收識別等技術(shù)體系對效能需求的不斷提高，對任意模擬或數(shù)字系統(tǒng)的幅相特性要求也越來越高[1]。如射頻系統(tǒng)中通常需要滿足：相位精度≤±5°，延時精度≤±10 ps，幅度一致性≤±1 dB，相位一致性≤±5°，窄帶幅度平坦度≤±1 dB。雖然“標(biāo)校電路”、預(yù)處理等設(shè)備可降低對幅相一致性等指標(biāo)特性的要求[2]，但幅相抖動、非線性、群時延特性、誤碼率、信噪比等得不到改善，將影響最終所得信號質(zhì)量。若幅相不一致性呈現(xiàn)復(fù)雜的“離散特性”，更會導(dǎo)致系統(tǒng)效能難以實(shí)現(xiàn)[3]。因此，本文提出了一種高精度幅相調(diào)理機(jī)制，用以高精度、高可靠電子系統(tǒng)中任意功能單元的實(shí)現(xiàn)、降低后端算法復(fù)雜度、改善信號質(zhì)量[4]。

1 高精度幅相調(diào)理

高精度幅相調(diào)理的基本原理是：通過獲得任意系統(tǒng)從元器件到系統(tǒng)的網(wǎng)絡(luò)參數(shù)，從而建立精確的可重復(fù)、可迭代、可優(yōu)化的完整模型，并借助計(jì)算機(jī)輔助設(shè)計(jì)(CAD)軟件實(shí)現(xiàn)對幅度、相位、時延的加權(quán)與補(bǔ)償控制，達(dá)到幅相調(diào)理最優(yōu)的目的[5]。

圖1為本文實(shí)現(xiàn)高精度幅相調(diào)理流程圖。其需要借助HFSS、ADS、IE3D、Genesys、Visual Studio、Matlab、AppCAD等設(shè)計(jì)軟件與自制綜合設(shè)計(jì)軟件[6]。

圖1 仿真模擬流程

首先，將系統(tǒng)指標(biāo)分解后可得所需功能單元的鏈路方案，圖2為某型號模擬波束合成(ABF)通道鏈路的部分原理框圖。

圖2 射頻移相原理框圖

得到鏈路方案后，使用鏈路計(jì)算軟件對方案進(jìn)行初步模擬，獲得噪聲、增益、三階等核心指標(biāo)，并留下足夠設(shè)計(jì)余量，如圖3所示。

圖3 鏈路預(yù)算

然后將各種調(diào)理方式的測試與仿真數(shù)據(jù)代入可視化編譯軟件，開發(fā)了一套自動設(shè)計(jì)程序。按照圖2流程，通過多次數(shù)據(jù)迭代，實(shí)現(xiàn)了軟件可自主優(yōu)化調(diào)理方式?？蛇x擇的延時與移相的調(diào)理方案有：聲表面波(SAW)與薄膜體聲波(FBAR)延遲線、電纜、微帶、芯片真時延線(TTD)及矢量調(diào)制等[7]；可選擇的幅度調(diào)理方案有布局布線糾錯、衰減器選型、鏈路補(bǔ)償推薦等。數(shù)字電路中主要使用現(xiàn)場可編程門陣列(FPGA)進(jìn)行幅相調(diào)理與補(bǔ)償。圖4為自制綜合設(shè)計(jì)軟件。

圖4 自制綜合設(shè)計(jì)軟件

幅相調(diào)理方式選定后，還需進(jìn)行板級模擬。首先將可測單元、接插件或模塊等進(jìn)行測量，獲得其準(zhǔn)確網(wǎng)絡(luò)參數(shù)SnP文件；其次將廠家提供或仿真所得數(shù)據(jù)等進(jìn)行格式轉(zhuǎn)換，獲得網(wǎng)絡(luò)參數(shù)SnP文件；然后根據(jù)布局布線和鏈路特性進(jìn)行準(zhǔn)確的Simulink或ADS建模[8]；最后將圖4所得調(diào)理方式代入板級模型，并根據(jù)系統(tǒng)要求迭代優(yōu)化，如圖5所示。

圖5 IE3D與HFSS轉(zhuǎn)換SnP文件

圖1～5所得數(shù)據(jù)具有通用性和繼承性，可在模型上進(jìn)行迭代優(yōu)化，無需反復(fù)加工驗(yàn)證，操作簡易快捷。多次迭代調(diào)整后，可在任意功能電路中，快速實(shí)現(xiàn)高精度幅相加權(quán)、高線性幅相特性、高幅相一致性、免調(diào)等設(shè)計(jì)。

圖6為某UHF頻段陣列天線中的ABF模塊，具有高精度幅相和時延加權(quán)需求。所有設(shè)計(jì)、裝配、調(diào)試測試等過程，均滿足相應(yīng)的國軍標(biāo)要求[9]。板材選用Rogers6010、FR-4等，也可選擇剛繞結(jié)合板以減少布局布線壓力，一般10層左右即可實(shí)現(xiàn)[10]；分別使用微帶、電纜、SAW時延線等來實(shí)現(xiàn)短、中、高多步進(jìn)的相位與時延加權(quán)與補(bǔ)償；使用步進(jìn)為0.5 dB的程控衰減器來實(shí)現(xiàn)幅度加權(quán)與補(bǔ)償；對FPGA及其外圍電路進(jìn)行了系統(tǒng)的優(yōu)化，以改善諧波、雜散、相噪等，并提高響應(yīng)速度與一致性[11]；使用多頻合成與隔離，以適應(yīng)系統(tǒng)需求；更多功能特性隨需求各不相同。

圖6 某UHF頻段ABF實(shí)物與測試圖

圖7為某L頻段陣列天線中的ABF模塊。如圖8所示，板級模擬的相位不連續(xù)點(diǎn)與實(shí)測結(jié)果一致。調(diào)整后的功能單元，其4倍相對帶寬的幅頻曲線基本呈線性，時域雜波抑制度高。

圖7 某L頻段ABF實(shí)物與測試圖

圖8 某L頻段ABF模擬驗(yàn)證圖

2 試驗(yàn)驗(yàn)證

為了驗(yàn)證高精度幅相調(diào)理方案對任意電子系統(tǒng)的效能提升，需要將各種功能單元按需求進(jìn)行組合，并連接直流穩(wěn)壓源、信號源、矢量網(wǎng)絡(luò)分析儀、頻譜儀等測試設(shè)備進(jìn)行逐級聯(lián)試。圖9[12]為某相控陣天線驗(yàn)證示意圖，同時使用ABF與數(shù)字波束合成(DBF)體制，從模擬到數(shù)字均有較高的幅相調(diào)理需求。圖中除電源與監(jiān)控外，其他功能單元均需驗(yàn)證，測試過程較繁復(fù)，且數(shù)據(jù)量龐大。

圖9 試驗(yàn)框圖

為了量化對幅相調(diào)理的改善，將測試結(jié)果與常規(guī)調(diào)理或未調(diào)理過的任意功能單元進(jìn)行大量的數(shù)值比較，表1為幅相調(diào)理功能單元間的比較結(jié)果。由表可看出，系統(tǒng)互連后會有惡化，不包含損壞與功能異常單元。高精度調(diào)理的數(shù)值為可達(dá)到的最優(yōu)結(jié)果，未調(diào)理與常規(guī)調(diào)理的數(shù)值根據(jù)工程經(jīng)驗(yàn)與文獻(xiàn)[13-14]相關(guān)。

表1 參數(shù)比較

3 結(jié)束語

通過對圖9任意功能單元的逐級聯(lián)試，所得結(jié)果基本可滿足相位差一致性≤±1°，延時精度≤±1.5 ps，幅度一致性≤±1 dB，相位一致性≤±1.5°，多倍頻相對帶寬的幅度平坦度≤±1 dB。幅度、相位、時延為電磁波的“三要素”，由于幅相加權(quán)與補(bǔ)償?shù)玫搅溯^好的控制，信道中需要的濾波與幅度均衡等調(diào)理電路也得到減少，從而改善了群時延特性、幅相調(diào)制非線性、角度調(diào)制非線性等參數(shù)，進(jìn)而較大程度地緩解了對后端信號處理的壓力，實(shí)現(xiàn)了高可靠、高線性幅相特性、快速設(shè)計(jì)，可應(yīng)用于任意電子系統(tǒng)、任意信道化設(shè)計(jì)、任意功能電路或芯片設(shè)計(jì)等[15]。