高 寧，李 杰，胡陳君，高詩堯

(1. 中北大學 電子測試技術(shù)重點實驗室，山西 太原 030051； 2. 蘇州中盛納米科技有限公司，江蘇 蘇州 215123)

0 引 言

目前在制導炮彈領(lǐng)域，SINS/GPS組合導航系統(tǒng)具有廣闊的應用前景，這主要是由于SINS/GPS組合導航系統(tǒng)將SINS和GPS兩者結(jié)合起來，既彌補了SINS導航誤差隨時間積累的缺點,又避免了GPS低動態(tài)、 易受外界干擾等劣勢，顯著提高了導航系統(tǒng)的精度和抗干擾能力[1-2]. 既然要進行組合，就必須要求來自兩個子系統(tǒng)的數(shù)據(jù)在融合時刻時間上統(tǒng)一[3-4]. 文獻[5]通過推導SINS/GPS組合導航系統(tǒng)中存在的時間同步誤差與Kalman濾波結(jié)果之間的定性關(guān)系，分析了尤其是當載體處于高動態(tài)時，SINS與GPS數(shù)據(jù)之間的時間同步誤差會對Kalman濾波過程引入較大的觀測誤差，從而影響導航精度. 因此，設(shè)計精確可靠的數(shù)據(jù)實時采集與同步方案對于彈載組合導航系統(tǒng)來說至關(guān)重要.

至今，已有許多學者相繼提出了不同的時間同步方案. 馬云峰等[6]依靠硬件設(shè)計來實現(xiàn)數(shù)據(jù)的同步采集，將DSP作為解算的核心部件，CPLD通過檢測GPS的1PPS脈沖對A/D轉(zhuǎn)換器進行同步采樣，實現(xiàn)了MIMU和GPS數(shù)據(jù)在更新時刻的同步采集. 但是此方案忽略了因GPS數(shù)據(jù)量較大、 傳輸速率有限造成的傳輸延時，這在彈載高動態(tài)環(huán)境下同樣會造成較大的導航誤差. 游文虎等[7]在硬件上通過中斷計時的方式獲取SINS更新時刻與GPS的1PPS脈沖到來時刻的時間差，同時采用軟件補償方法，利用二階保持器對SINS數(shù)據(jù)在融合點上進行外推擬合. 這種軟硬件結(jié)合的方法避免了由于IMU頻標漂移所引入的誤差，但是會占用較多的計算時間，增加導航處理器負擔. 李倩等[5]同樣采用軟件和硬件結(jié)合的方法來進行數(shù)據(jù)的同步，以GPS的1PPS為基準，通過FPGA計數(shù)給IMU數(shù)據(jù)加上時間標簽，在數(shù)據(jù)融合點上尋找時間上最接近的GPS信息和IMU信息進行插值，將數(shù)據(jù)擬合到同一時刻上. 要想實現(xiàn)這種方法必須先在組合導航處理器中構(gòu)建一個緩沖區(qū)來緩存數(shù)據(jù)，這樣會導致SINS/GPS組合導航結(jié)果輸出產(chǎn)生延遲，對于實時系統(tǒng)將會產(chǎn)生一定的位置和姿態(tài)誤差.

本文針對彈載應用環(huán)境和SINS/GPS組合導航系統(tǒng)同步誤差產(chǎn)生的機理，設(shè)計了基于 FPGA+DSP 的小型組合導航計算機平臺，并在此基礎(chǔ)上采用硬件與軟件相結(jié)合的方法提出了精確的時間同步方案，最后通過跑車試驗驗證了同步方案的有效性.

1 組合導航系統(tǒng)硬件電路設(shè)計

根據(jù)SINS/GPS組合導航系統(tǒng)的工作原理，導航計算機不僅需要不斷地進行A/D采樣、 GPS數(shù)據(jù)采集、 時序控制，還要在極短的時間內(nèi)進行大量的數(shù)據(jù)計算，這就要求處理器具有很高的運算速度和一定的并行處理能力[8-9]. 對此，本文設(shè)計了基于FPGA+DSP的多處理器導航計算機平臺. FPGA負責完成A/D采樣、 GPS數(shù)據(jù)采集、 時序邏輯控制，而DSP專做導航解算. 這種多處理器結(jié)構(gòu)的導航計算機在功能上實現(xiàn)了并行處理，大大提高了導航計算機的工作效率，其原理框圖如圖 1 所示.

圖 1 嵌入式組合導航系統(tǒng)硬件結(jié)構(gòu)設(shè)計Fig.1 Hardware structure design of embedded combined navigation system

1.1 MIMU數(shù)據(jù)采集

整個系統(tǒng)有6路MIMU模擬輸入信號，包括3路陀螺儀數(shù)據(jù)和3路加速度數(shù)據(jù). 首先，選用兩個TI公司的高輸入阻抗、 高增益帶寬、 低噪聲的Rail To Rail高性能運放OPA4340作為A/D轉(zhuǎn)換器的前置放大器，起到對模擬信號進行調(diào)理的作用. A/D轉(zhuǎn)換器采用TI公司的16位高速并行模數(shù)轉(zhuǎn)換芯片ADS8365. 該芯片具有6個模擬輸入通道，分為A、 B、 C 3組，分別由HOLDA、 HOLDB、 HOLDC信號控制A/D轉(zhuǎn)換，6個通道可以同步并行采樣轉(zhuǎn)換. ADS8365的工作頻率由FPGA通過內(nèi)部邏輯分頻給出，在芯片允許的最高時鐘頻率5 MHz的工作情況下，每個通道的轉(zhuǎn)換時間小于4 μs. 芯片通過EOC引腳來輸出轉(zhuǎn)換完成信號，F(xiàn)PGA獲取轉(zhuǎn)換完成信號之后，通過對RD引腳的控制來進行數(shù)據(jù)的讀取. ADS8365時序圖如圖 2 所示.

圖 2 ADS8365讀取時序控制圖Fig.2 ADS8365 read timing control chart

1.2 GPS數(shù)據(jù)采集

系統(tǒng)采用的GPS接收機通過RS-422接口輸出定位信息和1PPS脈沖信號，選用電平轉(zhuǎn)換芯片MAX3490將RS-422差分信號轉(zhuǎn)換成TTL電平信號供FPGA直接采集. 其中，將1PPS脈沖信號轉(zhuǎn)換成TTL信號分兩路分別接入FPGA與DSP，同時為FPGA和DSP提供時間基準，用于SINS與GPS數(shù)據(jù)之間的時間同步.

1.3 FPGA與DSP之間的通訊

FPGA通過DSP的高速并行端口UPP傳輸數(shù)據(jù)[10]. DSP的通用并行端口UPP外設(shè)是一個包含雙通道，高速并行的接口. 它擁有專用數(shù)據(jù)線以及數(shù)量很少的控制信號線，可以只接收數(shù)據(jù)或者只發(fā)送數(shù)據(jù)，還可以雙工運行. I/O速度高達75 MHz，每通道數(shù)據(jù)位寬為8～16 bit. UPP通道信號說明如表 1 所示. 設(shè)計中，將兩通道均配置為接收模式. FPGA將采集到的MIMU數(shù)據(jù)編幀放到內(nèi)部FIFO-MIMU暫存，然后通過UPP-A接口發(fā)送給DSP，同理，將GPS數(shù)據(jù)放到內(nèi)部FIFO-GPS暫存，通過UPP-B接口發(fā)送給DSP.

表 1 UPP通道信號說明Tab.1 UPP channel signal description

2 時間同步設(shè)計

導致SINS/GPS組合導航數(shù)據(jù)不同步的原因主要包括以下兩點： SINS數(shù)據(jù)與GPS數(shù)據(jù)更新頻率不同(SINS數(shù)據(jù)更新頻率遠大于GPS數(shù)據(jù)更新頻率)； 數(shù)據(jù)傳輸?shù)难訒r.

因此，首先對MIMU數(shù)據(jù)和GPS數(shù)據(jù)進行更新時刻的統(tǒng)一. GPS接收機嚴格地在每一個1PPS脈沖的上升沿時刻進行一次偽距、 偽距變化率、 載波相位測量、 GPS標準授時、 定位等測量[11]，即1PPS脈沖上升沿時刻就是GPS數(shù)據(jù)更新時刻，其更新頻率就是準確的1 Hz. 把GPS接收機輸出的1PPS脈沖接入FPGA，利用FPGA的內(nèi)部邏輯在1PPS脈沖到來的同時產(chǎn)生一個同步采樣脈沖，控制A/D轉(zhuǎn)換器進行采樣轉(zhuǎn)換，實現(xiàn)MIMU和GPS數(shù)據(jù)在整秒更新時刻的同步采集. 同時在FPGA內(nèi)部以1PPS為基準產(chǎn)生一個計數(shù)器，由此計數(shù)器產(chǎn)生相應頻率的采樣脈沖輸出，對A/D轉(zhuǎn)換器進行A/D采樣，為高頻率的SINS解算提供慣性數(shù)據(jù). 1PPS脈沖每到來一次便對計數(shù)器進行一次清零校對. 如果1PPS由于某種原因未到來，由FPGA內(nèi)部的計數(shù)器作為MIMU采樣信號的時基標準，并不影響SINS工作. 至此便完成了MIMU數(shù)據(jù)與GPS數(shù)據(jù)在更新時刻上的時間同步.

GPS數(shù)據(jù)通過串口傳輸給FPGA，由于數(shù)據(jù)量較大且串口傳輸速率有限，必定會產(chǎn)生一定的傳輸延時，延時從幾毫秒到幾十毫秒不等. 在SINS高采樣率的情況下，此延時甚至大于幾倍的SINS解算周期，這勢必會在高動態(tài)環(huán)境下造成較大的導航誤差[12]. 而與GPS數(shù)據(jù)傳輸延時時間相比，A/D轉(zhuǎn)換時間、 FPGA與DSP的數(shù)據(jù)傳輸時間都在幾微秒以內(nèi)，可以忽略.

為了補償GPS數(shù)據(jù)傳輸延時造成的誤差，必須記錄延時時間. 將1PPS作為中斷接入DSP，當1PPS脈沖到來時刻，DSP緩存該時刻的SINS的速度、 位置信息. 經(jīng)過Δt的時間，GPS數(shù)據(jù)接收完成，此時可能并不是SINS數(shù)據(jù)更新時刻，故將接下來的第一組SINS時刻作為信息融合時刻，如圖 3 所示. 由于在GPS數(shù)據(jù)傳輸時間段內(nèi)已進行了多次慣導解算，而在短時間內(nèi)SINS可保持較高的精度，因此可用SINS的速度、 位置增量來外推融合時刻的GPS信息，外推算法如下

式中：XSINS(TPPS)為1PPS脈沖到來時刻DSP緩存的SINS數(shù)據(jù)；XSINS(TPPS+Δτ)為信息融合時刻SINS數(shù)據(jù)；XGPS(TPPS)為1PPS脈沖時刻的GPS測量數(shù)據(jù). 這樣，就完成了SINS與GPS數(shù)據(jù)在融合點上的時間同步.

圖 3 SINS和GPS數(shù)據(jù)同步示意圖Fig.3 Schematic diagram of SINS and GPS data synchronization

3 實驗驗證

系統(tǒng)采用的MIMU包含3個單軸CRM100 MEMS陀螺儀和3個單軸MS9000 MEMS加速度計，GPS接收機由國內(nèi)某單位生產(chǎn)，其數(shù)據(jù)更新頻率為1 Hz，串口通訊波特率為115 200，一幀數(shù)據(jù)包括120字節(jié). SINS采樣頻率為500 Hz，即每2 ms進行一次慣導解算，每1 s接收到GPS數(shù)據(jù)后進行一次組合濾波. 導航計算機的硬件平臺如圖 4 所示.

圖 4 導航計算機硬件平臺Fig.4 Navigation computer hardware platform

為了驗證所提方案的可靠性和有效性，設(shè)計了以高精度母慣導為參考基準的跑車試驗. 由于地面跑車試驗車速較慢，動態(tài)性較低，無法滿足彈載高動態(tài)條件，人為對GPS數(shù)據(jù)傳輸加入500 ms 的延時，即在FPGA內(nèi)加入一個延時，在接收到GPS數(shù)據(jù)后延時500 ms再發(fā)送給DSP進行組合解算，以此來驗證同步方法能否在彈載高動態(tài)條件下有效地提高組合導航精度. 試驗中，采用兩套相同的系統(tǒng)做比較，其中一套采用本文提出的同步方法，另一套則在GPS數(shù)據(jù)接收完成后直接做數(shù)據(jù)融合，不進行同步補償. 試驗輸出的導航結(jié)果對比圖如圖 5 所示.

圖 5 時間同步前后導航結(jié)果對比圖Fig.5 Comparison of navigation results before and after time synchronization

從圖 5 可以看出，200 s的高動態(tài)組合導航模擬實驗中，沒有經(jīng)過時間同步處理輸出的三維速度、 三維位置信息與高精度母慣導輸出的結(jié)果存在較大的偏差，而經(jīng)過時間同步處理后輸出的導航結(jié)果與母慣導輸出的結(jié)果吻合度較高，速度和位置信息精度得到了明顯的提高. 時間同步前后誤差(RMSE標準)對比結(jié)果如表 2 所示.

表 2 跑車試驗組合導航參數(shù)對比Tab.2 Comparison of combined navigation parameters of the vehicle experiment

從表 2 中可以明顯看出，采用所設(shè)計的組合導航時間同步方法顯著提高了系統(tǒng)的定位、 定姿精度，可以滿足實際應用的要求.

4 結(jié) 論

本文通過對比不同的SINS/GPS組合導航時間同步方法，針對彈載高動態(tài)環(huán)境，設(shè)計了基于FPGA+DSP的小型組合導航系統(tǒng)計算機平臺，提出了軟、 硬件相結(jié)合的時間同步方法. 將GPS接收機提供的1PPS脈沖同時接入FPGA與DSP，利用FPGA實現(xiàn)MIMU與GPS數(shù)據(jù)在整秒時刻的同步采集，通過計數(shù)產(chǎn)生相應的A/D采樣頻率，利用DSP在信息融合時刻對GPS數(shù)據(jù)進行外推擬合，實現(xiàn)了SINS與GPS數(shù)據(jù)的時間同步. 時間同步過程簡單，同步精度高，并且避免了由于頻標漂移帶來的誤差. 為了驗證方法的有效性，進行了跑車試驗，試驗結(jié)果表明所設(shè)計的時間同步系統(tǒng)可以有效地提高組合導航系統(tǒng)的定位精度.