周少騫 羅小成 田運通 林閔佳

（上海航天電子技術(shù)研究所 上海市 201109）

1 引言

星載數(shù)傳發(fā)射機是一種應(yīng)用于空間飛行器，將信源獲取的基帶數(shù)據(jù)調(diào)制在載波信號上進行衛(wèi)星與衛(wèi)星之間或衛(wèi)星與地面之間數(shù)據(jù)傳送的設(shè)備。

數(shù)傳發(fā)射機原理框圖如圖1 所示，數(shù)傳發(fā)射機主要由編碼調(diào)制器、功率放大器、數(shù)傳天線組成。

作為數(shù)傳發(fā)射機的關(guān)鍵組成部分，編碼調(diào)制器的功能是對輸入的信源數(shù)據(jù)進行信道編碼處理，提高信道傳輸增益，增強信號傳輸抗干擾能力。在對數(shù)傳信道線性度要求較高的應(yīng)用場景，編碼調(diào)制器中還需要進行信號預(yù)失真處理，以彌補信號功率放大電路帶來的非線性影響。

根據(jù)應(yīng)用場景的不同，編碼調(diào)制器接收從有效載荷、固態(tài)存儲器、信號處理機或加密機等產(chǎn)品輸出的基帶數(shù)據(jù)（統(tǒng)稱信源數(shù)據(jù)）；在可編程器件中對信源數(shù)據(jù)進行信道編碼處理；編碼調(diào)制器中的載波生成電路產(chǎn)生調(diào)制所需的X 波段、Ka 波段或其它波段的單載波信號；載波信號和編碼數(shù)據(jù)在直接射頻調(diào)制器中進行調(diào)制，調(diào)制信號輸出至功率放大器。

功率放大器是數(shù)傳發(fā)射機的重要組成部分，主要包含固態(tài)功率放大器和行波管放大器兩種類型的放大器，功能是對編碼調(diào)制器輸出的調(diào)制信號進行功率放大和帶通濾波，可根據(jù)總體需求增加三次諧波抑制濾波器。

天線是數(shù)傳發(fā)射機的重要組成部分，一般由天線主體、固定機構(gòu)、展開機構(gòu)或轉(zhuǎn)動機構(gòu)組成，功能是將功率放大器輸出的信號按一定的波束指向和增益對外發(fā)射。

2 碼速率自適應(yīng)復(fù)用型編碼調(diào)制器簡介

2.1 產(chǎn)品架構(gòu)

本文所述編碼調(diào)制器的原理框圖如圖2 所示，該產(chǎn)品主要由一個時鐘處理模塊、一個編碼調(diào)制模塊、N 個載波信號生成模塊和N個射頻調(diào)制器組成。

信道編碼模塊對接收的信號進行信道編碼處理，根據(jù)不同的應(yīng)用場景通常推薦選用（4,3,7）卷積編碼（含差分編碼，通常級聯(lián)RS 編碼使用）或8/7LDPC 編碼兩種信道編碼方式。當(dāng)輸入數(shù)據(jù)隨機性不好（如載荷數(shù)據(jù)量不大時為保持?jǐn)?shù)據(jù)傳輸?shù)倪B續(xù)性而寫入的填充數(shù)據(jù)）或使用LDPC 這種基于稀疏校驗矩陣的分組糾錯編碼方式時需要在編碼模塊中進行加擾處理。

時鐘處理模塊對輸入的信源時鐘進行頻率跟蹤和相位同步處理，產(chǎn)生編碼電路所需的多種頻率和相位的時鐘信號，其性能好壞決定了編碼調(diào)制器方案設(shè)計的復(fù)雜度和數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

載波信號生成模塊由晶振和倍頻電路組成，產(chǎn)生射頻調(diào)制所需的固定頻率載波信號。

射頻調(diào)制模塊可選擇BPSK、QPSK、OQPSK 調(diào)制方式；可選擇S 波段、L 波段、X 波段、Ka 波段或Ku 波段調(diào)制載波；可適應(yīng)1Kbps～650Mbps（受限于該編碼調(diào)制器的架構(gòu)設(shè)計）范圍的信息傳輸速率。

2.2 信道編碼模塊

信道編碼模塊是編碼調(diào)制器的核心，根據(jù)不同的應(yīng)用場景需求可選擇差分編碼級聯(lián)（4,3,7）卷積編碼或選擇8/7LDPC 編碼的編碼方式，其硬件電路可以由CPLD 芯片、反熔絲型FPGA 芯片或SRAM 型FPGA 芯片實現(xiàn)。

差分編碼通過累積和運算進行自然碼與反射碼的轉(zhuǎn)換（即實現(xiàn)絕對二進制系列與相對二進制序列的轉(zhuǎn)換），以解決BPSK、QPSK 信道傳輸過程中產(chǎn)生的相位模糊問題。

差分編碼級聯(lián)（4,3,7）卷積編碼的編碼方式的特點是通過簡單的編碼電路即可實現(xiàn)較大的編碼增益和較強的抗干擾性能。不同于分組碼，（4,3,7）卷積編碼由連續(xù)輸入的信息序列得到連續(xù)輸出的編碼序列，編碼輸出的每4 比特編碼數(shù)據(jù)不僅與輸入的3 比特信息碼元有關(guān)，還與前后6 個碼字的信息碼元都相關(guān)聯(lián)。此外，還可以在卷積編碼之前加入RS 編碼來提高數(shù)據(jù)傳輸糾正隨機錯誤和突發(fā)錯誤的能力。

差分編碼級聯(lián)（4,3,7）卷積編碼的編碼方式占用硬件資源較少，可通過門電路規(guī)模較小的CPLD 芯片或反熔絲型FPGA 芯片實現(xiàn)，產(chǎn)品可靠性較高，而且可多通道實時、獨立、并行處理，實現(xiàn)星間、星地鏈路編碼調(diào)制器一體化設(shè)計。

8/7LDPC 編碼是一種具有稀疏校驗矩陣的線性分組糾錯碼，性能逼近香農(nóng)極限，由于結(jié)構(gòu)并行的特點更適合于大容量通信應(yīng)用場景。但是8/7LDPC 編碼的編碼電路比較復(fù)雜，硬件資源需求比較大，需要幾十萬門電路規(guī)模級別的反熔絲FPGA 芯片來實現(xiàn)，若要進行多通道并行處理則需要更大規(guī)模的FPGA 芯片；編碼時延較大，不適用于對數(shù)據(jù)傳輸實時性要求較高的應(yīng)用場景。

圖1：數(shù)傳發(fā)射機原理框圖

圖2：編碼調(diào)制器原理框圖

2.3 時鐘處理模塊

編碼調(diào)制器的所有電路都由時鐘處理模塊驅(qū)動，時鐘處理模塊的性能好壞直接影響到產(chǎn)品的性能。

在編碼調(diào)制器與上一級產(chǎn)品不共用晶振的情況下，編碼調(diào)制器的信號接收時鐘與上一級產(chǎn)品輸出的信源數(shù)據(jù)時鐘存在一定的頻率差和相位差。傳統(tǒng)編碼調(diào)制器通過FPGA 芯片內(nèi)置DLL/PLL 鎖相環(huán)或外部鎖相環(huán)來消除收發(fā)時鐘之間的頻率差和相位差。這種方法雖然可以避免因收發(fā)時鐘的差異導(dǎo)致的誤差累計型單比特誤碼問題，但是仍然存在幾個問題：一是鎖相環(huán)的特性限制了收發(fā)時鐘的頻率范圍；二是收發(fā)時鐘的同步建立需要一定的時間；三是鎖相環(huán)（尤其是FPGA 內(nèi)置鎖相環(huán)）可能因輸入時鐘的抖動或偏移、電壓擾動、空間輻射、環(huán)境溫度等外界因素的影響發(fā)生失鎖或錯鎖。

本文所述編碼調(diào)制器針對所用的兩種信道編碼方式采用了兩種不同的時鐘處理電路來實現(xiàn)信源數(shù)據(jù)的非鎖相大動態(tài)碼速率自適應(yīng)同步接收。

差分編碼級聯(lián)（4,3,7）卷積編碼的編碼電路雖然簡單，但是其非分組碼的編碼方式和需要對編碼輸出數(shù)據(jù)進行打孔處理（即刪余增信處理）的方式?jīng)Q定了其時鐘處理電路較復(fù)雜，需要在不使用鎖相環(huán)的情況下對輸入時鐘進行非整數(shù)分頻處理，以便實現(xiàn)較快的時鐘同步和較寬的信源時鐘頻率適應(yīng)范圍。

8/7LDPC 編碼的編碼電路較復(fù)雜，但是因其分組碼的特性可以通過在信源端進行數(shù)據(jù)分組處理的方法給編碼電路預(yù)留出校驗位的位置，將信源端和信號發(fā)射端基帶數(shù)據(jù)處理電路的時鐘控制在相同或整數(shù)倍的關(guān)系，避免使用鎖相環(huán)電路進行時鐘處理，從而實現(xiàn)了較快的時鐘同步處理和較寬的信源時鐘頻率適應(yīng)范圍，同時提升了系統(tǒng)的可靠性。

因信源數(shù)據(jù)的隨機性可能被填充數(shù)據(jù)或LDPC 編碼矩陣的稀疏性破壞，從而影響數(shù)傳信道傳輸?shù)男阅?，需要在編碼后進行加擾處理。因QPSK、OQPSK 調(diào)制為雙路調(diào)制方式，為確保信號傳輸質(zhì)量需要分別對I/Q 兩路數(shù)據(jù)進行加擾處理，同時為確保兩路調(diào)制數(shù)據(jù)的非相關(guān)性（I/Q 兩路數(shù)據(jù)相關(guān)性較大會影響QPSK、OQPSK 調(diào)制的頻譜和性能）應(yīng)選擇不同的擾碼序列進行加擾。

該編碼調(diào)制器并非通過軟件無線電的方法進行信號的調(diào)制發(fā)射處理，因此無法通過軟件算法實現(xiàn)信號的非線性預(yù)失真處理。同時BPSK、QPSK、OQPSK 調(diào)制屬恒包絡(luò)調(diào)制方式，受信道非線性影響較小，故不需要對信號進行非線性預(yù)失真處理。

2.4 載波信號生成模塊

載波信號生成模塊主要包含晶振和倍頻兩個模塊。

編碼調(diào)制器對調(diào)制載波的頻率穩(wěn)定度和頻率準(zhǔn)確度要求較高，根據(jù)不同的應(yīng)用場景可選擇恒溫晶振或溫補晶振作為編碼調(diào)制器的載波頻率基準(zhǔn)，晶體選擇泛音晶體。恒溫晶振的頻率穩(wěn)定度比溫補晶振高一個量級，但是體積和功耗較大，且需要幾分鐘的加熱時間才能讓晶振到達穩(wěn)定的工作狀態(tài)，而溫補晶振在加電后很快就工作在穩(wěn)定狀態(tài)。

倍頻模塊通常為倍頻器、鎖相倍頻器或PDRO（鎖相介質(zhì)振蕩器），對相位噪聲惡化指標(biāo)和諧波、雜波抑制指標(biāo)有一定的要求，鎖相倍頻器性能優(yōu)于普通倍頻器。需要注意的是采用二極管（此處特指用于微帶電路的T 型二極管）倍頻電路的一定要注意二極管與微帶板之間接地焊接的可靠性，防止因虛焊導(dǎo)致產(chǎn)品工作異?；蚴?。

此外，在進行星間、星地多鏈路復(fù)用型編碼調(diào)制器設(shè)計時應(yīng)充分考慮不同發(fā)射鏈路間頻率的干擾問題，充分考慮鏡像頻率、交調(diào)頻率、諧波頻率的影響，避免產(chǎn)生固有設(shè)計缺陷。

2.5 射頻調(diào)制模塊

傳統(tǒng)QPSK 調(diào)制模塊一般采用微帶電路級聯(lián)非平衡混頻器和隔離器組成調(diào)制電路，再通過上變頻器將載波調(diào)整到所需波段的調(diào)制方法。因國產(chǎn)非平衡混頻器和隔離器的工藝一致性問題，同型號器件之間性能上也存在著微小差異，導(dǎo)致電路調(diào)試階段需要配對使用，甚至需要通過調(diào)試微帶電路來進行糾正，費時費力，可靠性不高。本文所述編碼調(diào)制器用一個射頻調(diào)制芯片（部分波段直接射頻調(diào)制器件已實現(xiàn)了國產(chǎn)化）實現(xiàn)射頻調(diào)制，電路簡單可靠、性能優(yōu)異，受環(huán)境影響較小。

3 碼速率自適應(yīng)復(fù)用型編碼調(diào)制器技術(shù)特點

碼速率自適應(yīng)復(fù)用型編碼調(diào)制器的技術(shù)特點如下：

3.1 性能優(yōu)異

碼速率自適應(yīng)復(fù)用型編碼調(diào)制器的帶外抑制、雜波抑制、諧波抑制、載波頻率精度、載波頻率穩(wěn)定度、信噪比、誤碼率、可靠度和使用壽命等指標(biāo)在國內(nèi)外均屬先進水平，充分滿足不同軌道空間飛行器應(yīng)用場景的需求。

3.2 適應(yīng)能力強

碼速率自適應(yīng)復(fù)用型編碼調(diào)制器能適應(yīng)1Kbps～650Mbps 速率的數(shù)據(jù)傳輸需求（不需要調(diào)整軟、硬件）；能適應(yīng)L 波段、S 波段、X 波段、Ka 波段、Ku 波段的載波頻率需求；能適應(yīng)BPSK、QPSK、OQPSK 的調(diào)制需求；能適應(yīng)-25℃～55℃的工作溫度需求。

3.3 可拓展性強

在調(diào)制載波頻率范圍、天線波束指向不沖突的情況下，碼速率自適應(yīng)復(fù)用型編碼調(diào)制器能同時滿足星間、星地多個信道的信息傳輸需求，實現(xiàn)一機多傳、星/地復(fù)用的場景應(yīng)用。

3.4 可靠性高

碼速率自適應(yīng)復(fù)用型編碼調(diào)制器元器件質(zhì)量等級較高；在熱學(xué)、力學(xué)等方面進行了優(yōu)化設(shè)計；在軟件、硬件設(shè)計等方面采取了一定的裕度設(shè)計；在抗輻射、三防等方面采取了特殊的工藝措施，具有較高的可靠性，較長的使用壽命。

4 應(yīng)用場景和產(chǎn)品意義

碼速率自適應(yīng)復(fù)用型編碼調(diào)制器通常應(yīng)用于有星間、星地中/低速率數(shù)據(jù)傳輸應(yīng)用需求的高、中、低軌空間飛行器平臺。根據(jù)應(yīng)用場景的需求可選擇不同的載波波段、不同的數(shù)傳速率、不同的信道編碼方式、不同的調(diào)制方式，可選擇多個數(shù)傳通道并行傳輸數(shù)據(jù)，具有優(yōu)異的性能，較強的適應(yīng)性和拓展能力，較高的可靠性，較長的使用壽命，可作為型譜產(chǎn)品推廣應(yīng)用。