葛 亮

（西安烽火電子科技有限責(zé)任公司，陜西 西安 710000）

0 引 言

隨著硬件電路設(shè)計(jì)的復(fù)雜程度不斷提升，電路規(guī)模越來越大，對(duì)硬件電路的檢測提出了更高的要求。電路測試效果對(duì)保證產(chǎn)品質(zhì)量具有重要影響。通過反饋測試結(jié)果，可在產(chǎn)品研發(fā)初期發(fā)現(xiàn)存在的問題，從而有助于更好地完成產(chǎn)品設(shè)計(jì)。大規(guī)模電路設(shè)計(jì)過程中，電路測試對(duì)產(chǎn)品設(shè)計(jì)成本同樣具有重大影響。優(yōu)良的電路測試方案是復(fù)雜電路設(shè)備良好運(yùn)行的重要保障之一。

1 多功能測試儀原理

PCB電路板在設(shè)計(jì)和生產(chǎn)過程中對(duì)其性能和功能測試是重要環(huán)節(jié)。測試方案流程如圖1所示。PCB測試儀的整體框架可以劃分為信號(hào)產(chǎn)生電路和信號(hào)檢測電路兩大部分[1]。首先由測試儀產(chǎn)生用于測試的激勵(lì)信號(hào)，將激勵(lì)信號(hào)輸入被測對(duì)象，然后通過傳感器檢測被測對(duì)象反饋的響應(yīng)信號(hào)，并對(duì)檢測信號(hào)進(jìn)行相應(yīng)的處理，轉(zhuǎn)換為處理器能夠識(shí)別的數(shù)字信號(hào)，再通過信號(hào)分析處理將輸出的檢測結(jié)果上傳至上位機(jī)。

多功能測試儀相比于單功能測試儀功能多樣，能夠?qū)崿F(xiàn)數(shù)據(jù)互通、時(shí)鐘同步以及數(shù)據(jù)共享等多個(gè)功能，具備測試多個(gè)單項(xiàng)功能的能力，實(shí)現(xiàn)了對(duì)PCB測試功能的高度集成，降低了設(shè)備的體積、復(fù)雜度以及成本。需要說明的是，多功能測試儀的硬件和軟件設(shè)計(jì)并非是多個(gè)單功能測試儀的簡單累加。

圖1 測試方案流程圖

2 多功能測試儀方案設(shè)計(jì)

多功能測試儀主要涉及的內(nèi)容包括輸入激勵(lì)和測試結(jié)果分析。輸入激勵(lì)一般是簡單的電壓信號(hào)或者是復(fù)雜的信息通信協(xié)議。多功能測試儀包含的主要測試功能包括AD數(shù)據(jù)采集、頻率測試、通信協(xié)議以及可編程接口等。其中，AD采集能夠?qū)⒛M信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，用來測試DC直流電源的輸出電壓值，檢測其輸出電壓是否滿足設(shè)計(jì)要求。頻率測試用于測試系統(tǒng)中周期性信號(hào)的頻率是否與設(shè)計(jì)要求一致，可以檢測信號(hào)頻率的精度。常見的通信協(xié)議測試包括標(biāo)準(zhǔn)RS232、標(biāo)準(zhǔn)I/O口、SPI串口通信以及IIC串口通信等?？删幊探涌谥饕父鶕?jù)一些特殊功能要求對(duì)接口進(jìn)行二次開發(fā)，如信號(hào)時(shí)序分析等[2]。

為實(shí)現(xiàn)以上測試功能，多功能測試儀的硬件設(shè)計(jì)結(jié)構(gòu)如圖2所示。系統(tǒng)主要包括AD采集模塊、頻率計(jì)模塊、FPGA、Relay模塊以及通信接口等。其中，AD轉(zhuǎn)換芯片選用AD7490，為12位轉(zhuǎn)換芯片，具備16路AD轉(zhuǎn)換通道，最大數(shù)據(jù)輸出速度達(dá)1 MSPS。頻率計(jì)模塊主要實(shí)現(xiàn)對(duì)數(shù)字信號(hào)的頻率值運(yùn)算。FPGA處理芯片是整個(gè)系統(tǒng)的核心處理器，負(fù)責(zé)系統(tǒng)的整體控制。Relay模塊能夠控制被測對(duì)象的供電，同時(shí)對(duì)特殊信號(hào)進(jìn)行環(huán)回。通信模塊主要用于上位機(jī)的通信，接收上位機(jī)指令并將指令轉(zhuǎn)換為對(duì)應(yīng)的電平信號(hào)，將電平信號(hào)輸入FPGA，同時(shí)可讀取FPGA存儲(chǔ)的檢測結(jié)果數(shù)據(jù)將其傳輸至上位機(jī)。

圖2 多功能測試儀硬件設(shè)計(jì)結(jié)構(gòu)

2.1 FPGA模塊設(shè)計(jì)

FPGA處理器是該多功能測試儀的核心處理單元，選用Altera公司生產(chǎn)的EP2C8Q208型號(hào)芯片。該型號(hào)芯片屬于Cyclone II系列芯片，是低成本芯片，采用K絕緣材料工藝，可大幅度降低芯片造價(jià)，降低系統(tǒng)的設(shè)計(jì)成本。FPGA芯片提供了40個(gè)IP核，包含了較常用的嵌入式處理器、存儲(chǔ)器、傅里葉變換模塊以及數(shù)字濾波模塊等功能模塊，在電子通信、自動(dòng)化控制以及嵌入式計(jì)算機(jī)等硬件開發(fā)中得到了廣泛應(yīng)用。它集成了8 000多個(gè)邏輯資源和36個(gè)存儲(chǔ)模塊，同時(shí)提供NIOS和PLL開發(fā)資源。將FPGA作為主控芯片，外圍連接AD、Relay模塊、頻率計(jì)模塊、LCD指示燈以及通信接口等外圍設(shè)備，且規(guī)定了各外圍設(shè)備的接口定義[3]。FPGA的I/O接口電壓選用3.3 V電壓，內(nèi)核選用1.2 V電壓，PLL核心電壓選用1.2 V電壓。為抑制高頻雜波干擾，在供電電壓上并聯(lián)0.1 μF電容。

2.2 單片機(jī)模塊設(shè)計(jì)

系統(tǒng)選用的單片機(jī)型號(hào)為STC12LE5A60S，其I/O端口電壓為3.3 V。端口電壓可以與FPGA端口兼容，直接連接FPGA端口，簡化了端口連接電路。單片機(jī)主要負(fù)責(zé)與上位機(jī)的信息通信，同時(shí)與FPGA進(jìn)行數(shù)據(jù)交互。單片機(jī)晶振選用11 MHz晶振，與上位機(jī)串口通信的波特率選用115 200 b/s。單片機(jī)與FPGA直接的并行通信端口選用8位地址線、8位寫入數(shù)據(jù)線以及4位讀出數(shù)據(jù)線，同時(shí)設(shè)置了讀寫控制端口。當(dāng)讀出控制端口為低電平時(shí)，地址線表示的地址為需要進(jìn)行讀出的地址位置，按照地址線表示的地址讀取數(shù)據(jù)；當(dāng)寫入控制端口為低電平時(shí)，地址線表示的地址表示數(shù)據(jù)的寫入，按照地址線表示的地址寫入數(shù)據(jù)。單片機(jī)與FPGA通信連接示意圖如圖3所示[4]。

圖3 單片機(jī)與FPGA通信連接示意圖

2.3 頻率計(jì)模塊設(shè)計(jì)

工程上常用的頻率測試具有多種方案，共同點(diǎn)均是針對(duì)被測對(duì)象的工作頻率范圍和特點(diǎn)進(jìn)行設(shè)計(jì)。測量方法的選擇與頻率的測量精度有直接關(guān)系，應(yīng)根據(jù)不同的應(yīng)用場合選擇相適應(yīng)的測試方案。其中，直接頻率測量法是最簡單且應(yīng)用最廣的測試方法。直接頻率測試法原理如圖4所示。該方案的主要原理是在規(guī)定的時(shí)間內(nèi)，利用FPGA統(tǒng)計(jì)被測對(duì)象的周期個(gè)數(shù)。一般檢測時(shí)間設(shè)定為500～1 000 ms。在檢測時(shí)間內(nèi)，系統(tǒng)計(jì)數(shù)并統(tǒng)計(jì)被測對(duì)象觸發(fā)的脈沖數(shù)據(jù)，在計(jì)時(shí)結(jié)束時(shí)通過讀取脈沖計(jì)數(shù)數(shù)目計(jì)算出被測對(duì)象的頻率數(shù)值。

圖4 直接頻率測試法原理

被測對(duì)象的工作頻率范圍一般較大，為1 Hz～50 MHz。為了適應(yīng)頻率檢測范圍，采用不同的觸發(fā)方式檢測低頻和高頻。當(dāng)待測頻率較高時(shí)，設(shè)定時(shí)間寬度較短的檢測時(shí)間；當(dāng)待測頻率較低時(shí)，可采用較長的檢測時(shí)間。頻率大于10 MHz的信號(hào)定義為高頻信號(hào)，低于10 MHz的信號(hào)定義為低頻信號(hào)。分頻晶振輸出的標(biāo)準(zhǔn)信號(hào)將分頻信號(hào)作為觸發(fā)器的參考信號(hào)，然后在參考信號(hào)內(nèi)對(duì)脈沖進(jìn)行采集判斷，從而實(shí)現(xiàn)脈沖個(gè)數(shù)的計(jì)數(shù)統(tǒng)計(jì)。

3 軟件設(shè)計(jì)

系統(tǒng)FPGA軟件開發(fā)工具采用Quartus Ⅱ軟件。它是第四代FPGA開發(fā)工具，支持多種開發(fā)方式，集成了多種開發(fā)語言。Quartus Ⅱ軟件集成了綜合器，可對(duì)輸入的編程語言或原理圖進(jìn)行編譯和綜合，同時(shí)通過代碼檢測和仿真排查程序中的錯(cuò)誤或警告，實(shí)現(xiàn)在線仿真驗(yàn)證。軟件開發(fā)流程可以概況為需求分析、模塊分類、模塊輸入、程序仿真以及程序下載等過程。系統(tǒng)軟件開發(fā)過程如圖5所示。

圖5 系統(tǒng)軟件開發(fā)過程

4 結(jié) 論

傳統(tǒng)電路測試需要根據(jù)測試功能需要采用多臺(tái)測試儀器實(shí)現(xiàn)多種功能的測試，測試成本較高且測試結(jié)果不穩(wěn)定。與測試儀相比，提出的多功能測試儀設(shè)計(jì)方案將多種功能測試進(jìn)行集中設(shè)計(jì)，集成了電壓AD檢測、頻率檢測以及通信接口檢測等多種功能，降低了硬件設(shè)計(jì)復(fù)雜度，簡化了系統(tǒng)結(jié)構(gòu)，在實(shí)現(xiàn)多功能測試的基礎(chǔ)上降低了設(shè)備成本。