盧新民 謝凌霄 侯文杰

摘? ?要： 提出一種基于多路徑零點(diǎn)消除的兩級(jí)運(yùn)算放大器結(jié)構(gòu)。在簡(jiǎn)單密勒電容補(bǔ)償兩級(jí)運(yùn)放設(shè)計(jì)基礎(chǔ)之上，僅利用兩個(gè)晶體管即實(shí)現(xiàn)頻率補(bǔ)償所需的前饋跨導(dǎo)級(jí)，其引入的左半平面零點(diǎn)提升了放大器穩(wěn)定性，而且不會(huì)引入其他的寄生非主極點(diǎn)。與采用輸入差分對(duì)作為前饋跨導(dǎo)級(jí)的放大器相比，結(jié)構(gòu)更為簡(jiǎn)單，兩個(gè)放大器的增益帶寬積（GBW）分別為297 MHz和77 MHz，而且不會(huì)引入額外的輸入電容和失調(diào)電壓?；赟MIC 0.18 μm CMOS工藝進(jìn)行了流片與驗(yàn)證，測(cè)試驗(yàn)證結(jié)果與理論分析相一致。

關(guān)鍵詞： 兩級(jí)運(yùn)算放大器;多路徑零點(diǎn)消除;寄生非主極點(diǎn);簡(jiǎn)單密勒電容補(bǔ)償;增益帶寬積（GBW）;流片

中圖分類(lèi)號(hào)：TP342+.1? ? 文獻(xiàn)標(biāo)識(shí)碼：A? ? 文章編號(hào)：2095-8412 （2020） 06-060-07

工業(yè)技術(shù)創(chuàng)新 URL： http：//gyjs.cbpt.cnki.net? ? DOI： 10.14103/j.issn.2095-8412.2020.06.011

引言

運(yùn)算放大器是混合信號(hào)電路中的重要模塊。相比于單級(jí)和多級(jí)結(jié)構(gòu)，兩級(jí)運(yùn)算放大器因其結(jié)構(gòu)相對(duì)簡(jiǎn)單、性能參數(shù)較好而得到了更為廣泛的應(yīng)用[1-2]。兩級(jí)運(yùn)算放大器有多種頻率補(bǔ)償方法，以確保其具有足夠的相位裕度。

簡(jiǎn)單密勒電容補(bǔ)償方法在第二放大級(jí)輸入和輸出之間并聯(lián)一個(gè)補(bǔ)償電容CC。由于補(bǔ)償電容的密勒效應(yīng)，這種方法在第一放大級(jí)的輸出端產(chǎn)生一個(gè)低頻主極點(diǎn)，在第二放大級(jí)的輸出端產(chǎn)生一個(gè)高頻非主極點(diǎn)。然而，由于補(bǔ)償電容對(duì)前饋電流的傳導(dǎo)作用，這種方法還引入了一個(gè)右半平面零點(diǎn)。該零點(diǎn)降低了放大器的穩(wěn)定性，并限制了運(yùn)算放大（以下簡(jiǎn)稱(chēng)“運(yùn)放”）的增益帶寬積（GBW）。為了消除該右半平面零點(diǎn)，其余一些補(bǔ)償方法引入了額外的器件與補(bǔ)償電容CC串聯(lián)，額外的器件一般是指一個(gè)電壓緩沖器、調(diào)零電阻或者電流緩沖器。所述方法本質(zhì)上都是通過(guò)調(diào)整補(bǔ)償通路的阻抗特性來(lái)實(shí)現(xiàn)零點(diǎn)調(diào)節(jié)的;但是，這些額外的器件還可能引入一個(gè)寄生非主極點(diǎn)，會(huì)降低放大器的穩(wěn)定性并限制最大的增益帶寬積[3-7]。

本文首先回顧常用兩極運(yùn)放補(bǔ)償方法的基本原理;然后提出一種基于多路徑零點(diǎn)消除的兩級(jí)運(yùn)放設(shè)計(jì)結(jié)構(gòu);最后進(jìn)行測(cè)試驗(yàn)證。本文設(shè)計(jì)結(jié)構(gòu)與簡(jiǎn)單密勒電容補(bǔ)償不同，在實(shí)現(xiàn)零點(diǎn)調(diào)節(jié)的同時(shí)不會(huì)引入新的寄生非主極點(diǎn)，從而提高系統(tǒng)穩(wěn)定性以及增強(qiáng)增益帶寬積，放大器的擺率以及共模抑制比也能得到一定的提升。同時(shí)，本文給出的運(yùn)算放大器結(jié)構(gòu)簡(jiǎn)單，面積緊湊，功耗相應(yīng)也更小。

1? 常用兩級(jí)運(yùn)放補(bǔ)償方法

兩級(jí)運(yùn)放可以通過(guò)密勒補(bǔ)償網(wǎng)絡(luò)實(shí)現(xiàn)零點(diǎn)極點(diǎn)對(duì)的抵消，從而提高電路的穩(wěn)定性。圖1給出了帶密勒補(bǔ)償網(wǎng)絡(luò)的兩級(jí)運(yùn)放結(jié)構(gòu)，其中和、和、和分別為兩放大級(jí)的輸入跨導(dǎo)、負(fù)載電容以及輸出電導(dǎo)。密勒補(bǔ)償網(wǎng)絡(luò)跨接于第二放大級(jí)輸入（A點(diǎn)）和輸出（B點(diǎn)）之間。

圖2給出了三種不同的密勒補(bǔ)償網(wǎng)絡(luò)，分別為帶電壓緩沖器（VBMC）、調(diào)零電阻（NRMC）以及電流緩沖器（CBMC）的密勒補(bǔ)償網(wǎng)絡(luò)，其中圖2a、2b、2c中的分別指電壓緩沖器的跨導(dǎo)、調(diào)零電阻的電導(dǎo)以及電流緩沖器的跨導(dǎo)。

為了實(shí)現(xiàn)零點(diǎn)極點(diǎn)對(duì)的抵消，表1總結(jié)了上述結(jié)構(gòu)中密勒補(bǔ)償電容串聯(lián)器件的值及其引入的寄生極點(diǎn)值。經(jīng)過(guò)分析可以得出，即便在理想的極點(diǎn)零點(diǎn)抵消的情況下，系統(tǒng)還是存在一個(gè)由引入的寄生非主極點(diǎn)。該非主極點(diǎn)正比于輸出級(jí)跨導(dǎo)，反比于第一放大級(jí)輸出節(jié)點(diǎn)的總寄生電容。直接正比于，還意味著補(bǔ)償網(wǎng)絡(luò)的優(yōu)化只能針對(duì)特定的輸出級(jí)跨導(dǎo)，然而當(dāng)系統(tǒng)工作于大信號(hào)模式時(shí)，運(yùn)放輸出級(jí)的電流以及跨導(dǎo)都會(huì)經(jīng)歷較大變化。在這種情況下，原本精確抵消的零點(diǎn)極點(diǎn)對(duì)開(kāi)始分裂，從而引起輸出的震蕩，并惡化了系統(tǒng)的建立特性。

除了以上密勒補(bǔ)償網(wǎng)絡(luò)，另外一種多路徑零點(diǎn)消除方法——MZC也可以實(shí)現(xiàn)零點(diǎn)的調(diào)整和零點(diǎn)極點(diǎn)對(duì)的抵消，其結(jié)構(gòu)如圖3所示。這種方法利用一個(gè)直接跨接在放大器輸入輸出端的前饋跨導(dǎo)級(jí)來(lái)實(shí)現(xiàn)[8-9]，其簡(jiǎn)化的傳輸函數(shù)為

其中，，。由此可見(jiàn)，當(dāng)時(shí)，前饋跨導(dǎo)級(jí)實(shí)現(xiàn)了零極點(diǎn)對(duì)的抵消，沒(méi)有引入額外的寄生極點(diǎn)，而且零極點(diǎn)對(duì)的抵消條件與輸出級(jí)跨導(dǎo)無(wú)關(guān)，這就確保了即使在大信號(hào)工作過(guò)程中出現(xiàn)偏差也不會(huì)影響到系統(tǒng)的穩(wěn)定性。此外，兩級(jí)多路徑零點(diǎn)消除運(yùn)算放大器一般具有推挽式輸出級(jí)電路，這降低了放大器的功耗并增大了系統(tǒng)的擺率。在傳統(tǒng)結(jié)構(gòu)中，前饋跨導(dǎo)級(jí)采用的是與第一放大級(jí)相同的電路結(jié)構(gòu)，即采用差分輸入管和電流鏡。根據(jù)和的比值，前饋跨導(dǎo)級(jí)一般需要采用更大尺寸的晶體管以及偏置電流。更為嚴(yán)重的是，由于前饋跨導(dǎo)級(jí)直接由輸入差分信號(hào)驅(qū)動(dòng)，這增大了放大器的等效輸入負(fù)載和失調(diào)電壓。

2? 兩級(jí)運(yùn)放設(shè)計(jì)結(jié)構(gòu)改進(jìn)

在基于簡(jiǎn)單密勒電容補(bǔ)償?shù)膬杉?jí)運(yùn)算放大器基礎(chǔ)之上，本文通過(guò)很巧妙的處理實(shí)現(xiàn)了一種多路徑零點(diǎn)消除的兩級(jí)運(yùn)算放大器。借助于第一放大級(jí)和輸出級(jí)電路，通過(guò)引入兩個(gè)晶體管實(shí)現(xiàn)了兩個(gè)電流鏡放大電路。將第一放大級(jí)的差分小信號(hào)電流傳導(dǎo)至輸出端，從而實(shí)現(xiàn)了補(bǔ)償所需的前饋跨導(dǎo)級(jí)。

圖4所示為本文給出的多路徑零點(diǎn)消除的兩級(jí)運(yùn)放原理。第一放大級(jí)為常用的差分結(jié)構(gòu)，包括M1～M4;第二放大級(jí)的跨導(dǎo)級(jí)由晶體管M8實(shí)現(xiàn)。與簡(jiǎn)單密勒電容補(bǔ)償兩級(jí)運(yùn)放相比，本結(jié)構(gòu)中的晶體管M5和M6分別與M3和M7構(gòu)成了兩個(gè)電流放大器。如圖4中虛線(xiàn)所示，晶體管M1的差分小信號(hào)電流通過(guò)這兩個(gè)電流放大器鏡像至輸出節(jié)點(diǎn)B，形成多路徑零點(diǎn)消除結(jié)構(gòu)所需的前饋電流和前饋跨導(dǎo)，其表達(dá)式為

可以看出，正比于以及M3/M5、M6/M7兩個(gè)電流放大器的放大系數(shù)。由此，可以通過(guò)調(diào)整M3/M5、M6/M7兩個(gè)電流放大器的放大系數(shù)來(lái)實(shí)現(xiàn)零極點(diǎn)對(duì)的抵消。

在簡(jiǎn)單密勒電容補(bǔ)償兩級(jí)運(yùn)放結(jié)構(gòu)中，輸出級(jí)（即第二放大級(jí)）的負(fù)載晶體管通常由一個(gè)固定電壓偏置，因此該輸出級(jí)是Class-A的輸出級(jí)電路。

在圖4給出的運(yùn)放設(shè)計(jì)中，晶體管M7需要承接小信號(hào)的前饋補(bǔ)償電流，其柵極并未接至固定的偏置電壓，其電流與差分對(duì)中晶體管M1流過(guò)的電流成正比。也就是說(shuō)，輸出級(jí)的電流會(huì)隨著輸入差分電壓的變化而自動(dòng)調(diào)節(jié)，這種Class-AB的輸出特性使得本文給出的運(yùn)放結(jié)構(gòu)在實(shí)現(xiàn)頻率補(bǔ)償?shù)耐瑫r(shí)還具有更高的輸出擺率和共模抑制比。當(dāng)運(yùn)放正輸入端被施加一個(gè)大擺幅的方波信號(hào)時(shí)，晶體管M7的電流會(huì)隨著輸入信號(hào)的變化而自適應(yīng)地調(diào)節(jié)，如圖5所示。在正擺率階段，由于，因此若M1和M3關(guān)斷，M5～M7也會(huì)相應(yīng)關(guān)斷，M8的電流全部用于對(duì)充電。相比之下，對(duì)于Class-A的輸出級(jí)電路，由于M7始終導(dǎo)通，M8的電流只有一部分對(duì)充電，另一部分則通過(guò)M7流至地。類(lèi)似地，在負(fù)擺率階段，由于加倍，同樣也會(huì)加倍，由此對(duì)負(fù)載電容的放電電流相較于Class-A的輸出級(jí)也會(huì)增大。通過(guò)電流對(duì)輸入差分電壓的自適應(yīng)調(diào)節(jié)，在大信號(hào)工作情況下，本文提出的兩級(jí)運(yùn)算放大器輸出級(jí)的電流利用效率更高，擺幅也得到相應(yīng)的提升。

晶體管M7也可以傳輸共模小信號(hào)電流，因此本文提出的運(yùn)放設(shè)計(jì)也具有更高的共模抑制比。圖6給出了共模小信號(hào)等效電路，第二級(jí)跨導(dǎo)晶體管M8輸出的共模電流引起的共模小信號(hào)增益限制了密勒電容補(bǔ)償兩級(jí)運(yùn)放的共模抑制比。通過(guò)M5和M6，晶體管M7輸出與反向的共模電流，這降低了運(yùn)放的共模增益，從而提升了共模抑制比。通過(guò)小信號(hào)分析，本文提出的運(yùn)放設(shè)計(jì)的直流共模增益為

由于M7和M8具有相同的直流電流，而且M3、M4、M5和M8具有相同的過(guò)驅(qū)動(dòng)電壓，因此有

在實(shí)際情況中，電路中存在的一定程度的失配會(huì)降低共模抑制比。計(jì)入失配的因素，假設(shè)，其中k表征晶體管M5～M8的失配情況。忽略分母中的、和，則直流共模增益可簡(jiǎn)化為

而簡(jiǎn)單密勒電容補(bǔ)償兩級(jí)運(yùn)放的共模增益為

本文提出的兩級(jí)運(yùn)放與簡(jiǎn)單密勒電容補(bǔ)償兩級(jí)運(yùn)放的共模增益的比值為

由于晶體管間的失配相對(duì)較小，即，因此本文提出的兩級(jí)運(yùn)放結(jié)構(gòu)具有更高的共模抑制比。

綜上，本文提出的兩級(jí)運(yùn)放結(jié)構(gòu)避免了使用傳統(tǒng)的差分來(lái)實(shí)現(xiàn)補(bǔ)償所需的前饋跨導(dǎo)級(jí)。因此，本設(shè)計(jì)節(jié)省了版圖的面積以及電路的功耗。此外，運(yùn)算放大器的輸入電容以及等效輸入失調(diào)電壓與簡(jiǎn)單密勒電容補(bǔ)償結(jié)構(gòu)維持在相同的水平。此外，由于輸出級(jí)是推挽結(jié)構(gòu)，相比于簡(jiǎn)單密勒電容補(bǔ)償結(jié)構(gòu)，本文提出的兩級(jí)運(yùn)放結(jié)構(gòu)具有更高的擺率以及共模抑制比。

3? 測(cè)試驗(yàn)證

采用SMIC 0.18 μm CMOS工藝進(jìn)行了流片并完成了后續(xù)的測(cè)試。圖7給出了芯片的照片，其中包含兩個(gè)運(yùn)算放大器A和B。這兩個(gè)放大器均采用了本文設(shè)計(jì)的結(jié)構(gòu)，其中放大器A可以驅(qū)動(dòng)5 pF的負(fù)載電容，其GBW為300 MHz，面積為70 μm×110 μm;放大器B可以驅(qū)動(dòng)15 pF的負(fù)載電容，其GBW為70 MHz，面積為50 μm×90 μm。

圖8給出了芯片測(cè)試原理，其中測(cè)試的放大器（DUT）被連接為單位增益負(fù)反饋的結(jié)構(gòu)。由于測(cè)試中使用的高速示波器MSO70000具有50 Ω的輸入阻抗，而且被測(cè)放大器芯片上沒(méi)有集成電壓緩沖，因此在測(cè)試中還選用了一款高速運(yùn)放THS3202，以驅(qū)動(dòng)示波器的50 Ω輸出阻抗。被測(cè)放大器的輸出負(fù)載電容為、THS3202的輸入電容與PCB走線(xiàn)的寄生電容的總和。

為了測(cè)試放大器的小信號(hào)參數(shù)，一個(gè)50 mVpp的方波信號(hào)加入被測(cè)放大器的輸入端，測(cè)試結(jié)果如圖9a所示。需要說(shuō)明的是，由于所用信號(hào)發(fā)生器的限制，輸入方波信號(hào)的上升時(shí)間（從10%至90%）為2 ns。從測(cè)試結(jié)果中得到的放大器A和B輸出響應(yīng)的上升時(shí)間分別為2.35 ns和4.98 ns。由此可以得出，放大器A和B的GBW分別為297 MHz和77 MHz。此外，輸出信號(hào)中沒(méi)有出現(xiàn)震蕩，說(shuō)明放大器結(jié)構(gòu)具有良好的穩(wěn)定性和足夠的相位裕量。為了測(cè)試放大器的大信號(hào)參數(shù)，一個(gè)300 mVpp的方波信號(hào)加入被測(cè)放大器的輸入端，測(cè)試結(jié)果如9b所示?？梢钥闯?，放大器A和B對(duì)大信號(hào)的上升階躍和下降階躍具有對(duì)稱(chēng)的響應(yīng)特性，這主要得益于輸出級(jí)的推挽結(jié)構(gòu)。

放大器A和B的測(cè)試結(jié)果總結(jié)于表2。為了對(duì)比，表2中還給出了常用的帶調(diào)零電阻密勒補(bǔ)償（NRMC）的兩級(jí)運(yùn)放的仿真參數(shù)。對(duì)于放大器A，與帶調(diào)零電阻的兩級(jí)運(yùn)放相比，本文設(shè)計(jì)的結(jié)構(gòu)在擺率方面有將近50%的提升，大信號(hào)的1%建立時(shí)間對(duì)于負(fù)階躍信號(hào)也有尤其的改善。共模抑制比也有20 dB的提升。對(duì)于放大器B，本設(shè)計(jì)的負(fù)擺率（SR-）提升了70%，但是正擺率（SR+）與NRMC結(jié)構(gòu)相近。這是由于當(dāng)驅(qū)動(dòng)中等負(fù)載，而且GBW在100 MHz左右時(shí)，調(diào)零電阻運(yùn)放中的調(diào)零電阻大約為數(shù)千歐姆。在正擺率階段，該電阻會(huì)削弱補(bǔ)償電容 的密勒效應(yīng)，晶體管M8的柵極電壓會(huì)下降，從而使得負(fù)載電容得到更多的充電電流。相比之下，本文設(shè)計(jì)的結(jié)構(gòu)是通過(guò)自動(dòng)關(guān)斷M7的電流來(lái)提升擺率的，因此大信號(hào)的功耗更小。

4? 結(jié)束語(yǔ)

本文給出了一種采用多路徑零點(diǎn)消除方法的兩級(jí)運(yùn)算放大器的設(shè)計(jì)。在設(shè)計(jì)結(jié)構(gòu)中，僅僅添加兩個(gè)晶體管就可以實(shí)現(xiàn)前饋跨導(dǎo)級(jí)。相比于傳統(tǒng)的基于差分對(duì)的前饋結(jié)構(gòu)，本設(shè)計(jì)結(jié)構(gòu)緊湊，功耗更低，同時(shí)不會(huì)增加額外的輸入電容和輸入失調(diào)電壓。

通過(guò)輸出級(jí)電流跟隨輸入信號(hào)的自動(dòng)調(diào)節(jié)，相比于傳統(tǒng)的密勒電容補(bǔ)償兩級(jí)運(yùn)放，本設(shè)計(jì)結(jié)構(gòu)在擺率、大信號(hào)建立時(shí)間以及共模抑制比方面均有較大提升。此外，由于設(shè)計(jì)的零點(diǎn)消除結(jié)構(gòu)沒(méi)有引入額外的寄生極點(diǎn)，因此能夠方便地實(shí)現(xiàn)高速設(shè)計(jì)。芯片測(cè)試驗(yàn)證結(jié)果與理論分析相一致。

參考文獻(xiàn)

[1] YAO L B， Steyaert M， Sansen W. Fast-settling CMOS two-stage operational transconductance amplifiers and their systematic design[C]// IEEE International Symposium on Circuits & Systems. IEEE Xplore， 2002.

[2] Rincon-Mora G A. Active capacitor multiplier in Miller-compensated circuits[J]. IEEE Journal of Solid State Circuits， 2000， 35（1）： 26-32.

[3] Hurst P J， Lewis S H， Keane J P， et al. Miller compensation using current buffers in fully differential CMOS two-stage operational amplifiers[J]. Circuits & Systems I Regular Papers IEEE Transactions on， 2004， 51（2）： 275-285.

[4] Palmisano G， Palumbo G. An optimized Miller compensation based on voltage buffer[C]// Symposium on Circuits & Systems. IEEE， 1995.

[5] Mahattanakul J， Chutichatuporn J. Design procedure for two-stage CMOS opamp with flexible noise-power balancing scheme[J]. IEEE Trans Circuits and Systems， 2005， 52（8）： 1508-1514.

[6] Aloisi S， Palumbo G， Pennisi S. Design methodology of miller frequency compensation with current buffer/amplifier[J]. IET Circuits Devices & Systems， 2008， 2（2）： 227-233.

[7] Grasso A D， Palumbo G， Pennisi S. Comparison of the Frequency Compensation Techniques for CMOS Two-Stage Miller OTAs[J]. IEEE Transactions on Circuits & Systems II Express Briefs， 2008， 55（11）： 1099-1103.

[8] Eschauzier R G H， Huijsing J H. An Operational Amplifier with Multipath Miller Zero Cancellation for RHP Zero Removal[C]// European Solid-state Circuits Conference. IEEE， 1993.

[9] Leung K N， Mok P K T. Analysis of multistage amplifier-frequency compensation[J]. IEEE Trans. on Circuits and Systems-I： Fundamental Theory and Applications， 2001， 48（9）：1041-1056.

作者簡(jiǎn)介：

盧新民（1986—），通信作者，男，漢族，江西贛州人，碩士，工程師。研究方向：芯片設(shè)計(jì)。

E-mail： tadennn@126.com

（收稿日期：2020-07-22）