羅洪葉 王佳堯

摘 ? 要：近年來，光纖通信技術(shù)的迅速發(fā)展使得超高速砷化鎵集成電路的研究成為必然。用深亞微米工藝實現(xiàn)高速、高性能芯片設(shè)計的工藝也已成為國內(nèi)外研究的熱點。文章對各種工藝特點進行研究對比，以便盡可能發(fā)揮各種工藝的優(yōu)點。得到關(guān)于具體芯片如何選擇合適設(shè)計工藝的方案。

關(guān)鍵詞：互補金屬氧化物半導體;砷化鎵;芯片工藝;光纖通信

目前，采用深亞微米互補金屬氧化物半導體（Comple-mentary Metal Oxide Semiconductor，CMOS）工藝設(shè)計超高速集成電路是一個極具挑戰(zhàn)性的研究領(lǐng)域，其設(shè)計的關(guān)鍵是通過系統(tǒng)和電路的優(yōu)化將器件速度推進到最高。雖然國外已經(jīng)有利用0.18 ?m CMOS工藝實現(xiàn)10 Gb/s 1∶8分接器的報道，但采用0.25 ?m CMOS工藝實現(xiàn)的1∶4分接器的最高速率僅為4.25 Gb/s。要采用0.25 ?m CMOS工藝實現(xiàn)10 Gb/s數(shù)據(jù)速率，必須在系統(tǒng)和電路設(shè)計上有所創(chuàng)新。同時，由于0.25 ?m CMOS工藝更容易得到代工支持（2002年國內(nèi)已可以投片），制造費用低于0.18 ?m CMOS工藝，CMOS集成電路采用場效應(yīng)管，且都是互補結(jié)構(gòu)，工作時兩個串聯(lián)的場效應(yīng)管總是處于一個管導通，另一個管截止的狀態(tài)，電路靜態(tài)功耗理論上為0。實際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗，所以功耗非常低。這是CMOS集成電路一個很大的優(yōu)點。所以本課題對于各種工藝的研究對比將具有產(chǎn)業(yè)化的前景[1]。

1 ? ?國內(nèi)外代工廠最新研究動態(tài)

目前，國內(nèi)外有很多代工廠的產(chǎn)品和技術(shù)的更新速度極快，讓人們不得不對最新的發(fā)展進行全面了解，進而可以與時俱進地進行研究。下文是幾個比較大的代工廠相關(guān)技術(shù)的最新進展。

現(xiàn)在國內(nèi)外正致力于用標準工藝開發(fā)更多的產(chǎn)品，一些業(yè)界領(lǐng)袖公司還開發(fā)出了可完全用標準CMOS技術(shù)生產(chǎn)的微機電系統(tǒng)（Micro-Electro-Mechanical System，MEMS）產(chǎn)品。目前，akustica利用CMOS制造設(shè)施和MEMS代工廠生產(chǎn)出了基于MEMS的麥克風芯片，該公司可以使用x-fab半導體公司工廠生產(chǎn)0.6 μm CMOS晶片。

臺積電早在2012年就開始了14 nm工藝的研發(fā)，并于2015年投入批量生產(chǎn)。使用450 mm（18英寸）新晶圓來制造14 nm工藝芯片，而不是當時主流的300 mm，這是由于更大尺寸的晶圓將有助于降低生產(chǎn)成本。技術(shù)的發(fā)展總是日新月異，有西班牙媒體報道稱，臺積電計劃于5年后部署2 nm技術(shù)的工廠，廠址擬定選在中國臺灣新竹。即將落戶在新竹的3 nm研發(fā)廠房的環(huán)評也在近期得以順利通過，一旦環(huán)評大會的結(jié)論得以確認，3 nm晶圓的生產(chǎn)將會很快開展，預計可以順利趕上量產(chǎn)時程。

1.1 ?深亞微米CMOS工藝

近幾年來，隨著集成電路生產(chǎn)工藝的不斷發(fā)展，CMOS集成電路的特征尺寸也隨著摩爾定律不斷減小。人們通常把特征尺寸-MOS管的柵長在1～0.5 ?m的集成電路設(shè)計技術(shù)，稱為亞微米設(shè)計[2]，而將0.5～0.1 ?m的集成電路設(shè)計稱為深亞微米設(shè)計。中芯國際集成電路新技術(shù)研發(fā)（上海）有限公司由中芯國際控股，華為、imec，Qualcomm各占一定股比。目前以14 nm先進邏輯工藝研發(fā)為主。隨著深亞微米工藝的發(fā)展，CMOS制造工藝對設(shè)計的影響也越來越大。在0.18 ?m以前都可以忽略的工藝影響，在工藝一步步發(fā)展的情形下，制造工藝所帶來的影響變成了芯片設(shè)計中不可忽視的因素。中芯國際首席執(zhí)行官邱慈云表示：“經(jīng)過15年的努力經(jīng)營和技術(shù)積累，中芯國際成為國內(nèi)規(guī)模最大的集成電路企業(yè)，有能力進行14 nm技術(shù)的量產(chǎn)”。

1.2 ?多項目晶圓服務(wù)

眾所周知，集成電路在過去50年的迅猛發(fā)展中，無論是在電路規(guī)模、制造工藝，還是產(chǎn)業(yè)結(jié)構(gòu)等方面都發(fā)生了重大變革，發(fā)展的速度更是可以用驚人來形容。多項目晶圓（Multi Project Wafer，MPW）的實質(zhì)是將多個相同工藝的集成電路設(shè)計放在同一圓片上流片，這樣按面積來分擔流片費用，就可以降低研發(fā)成本和風險，從而降低中小集成電路設(shè)計企業(yè)在搞研發(fā)時的門檻，降低因單次實驗流片失敗而造成的資源浪費。由此看來，MPW加工服務(wù)可以降低培養(yǎng)人才的成本和進行該領(lǐng)域科研工作的成本，也使得企業(yè)在科研持續(xù)性以及創(chuàng)新性上有著深遠的意義。

2 ? ?芯片設(shè)計流程

芯片設(shè)計絕不是可以一次性完成的簡單工程，一般都需要經(jīng)過反復的優(yōu)化和修改才能滿足最終的設(shè)計指標，例如芯片的速度、性能等。與一般超大規(guī)模數(shù)字集成電路采用自頂向下的設(shè)計方法不同，用于光接入網(wǎng)的發(fā)射和接收核心電路屬于高速模擬集成電路，必須采用全定制的設(shè)計方法，而無法使用半定制設(shè)計。

首先，根據(jù)系統(tǒng)總體要求確定系統(tǒng)指標，比如時間延遲、運作速率、電源電壓、動態(tài)范圍、誤差范圍、輸出擺幅、功耗等。

在對系統(tǒng)各項指標研究分析的基礎(chǔ)上再來確定系統(tǒng)各個部分的功能和電路結(jié)構(gòu)原理。

根據(jù)各個部分的功能特點來確定所采用的工藝技術(shù)，不同需求應(yīng)選擇合適的工藝，并取得精確的器件模型參數(shù)。

其次，電路的設(shè)計與仿真，借助仿真軟件如Aos，HsPice，smartspice等通用模擬電路仿真器（Simulation Program With Integrated Circuit Emphasis，SPICE）工具，選取合適的器件參數(shù)進行仿真，根據(jù)仿真的結(jié)果對電路性能進行優(yōu)化[3]。

優(yōu)化完成后就是芯片版圖的設(shè)計。版圖設(shè)計是在仿真完成后的電路幾何物理實現(xiàn)，版圖設(shè)計的好壞直接影響到芯片的最終性能。所以在版圖設(shè)計過程中需要進行設(shè)計規(guī)則檢查、對每個小模塊都要進行檢測，如版圖電路圖對照和寄生參數(shù)提取等步驟。

在版圖設(shè)計基礎(chǔ)上進行電路的后仿真，也就是將提取的版圖寄生參數(shù)等值加入電路網(wǎng)表進行仿真，根據(jù)仿真結(jié)果來修改原電路和版圖的設(shè)計，確定后仿真結(jié)果達到性能指標后即可生成標準版圖數(shù)據(jù)。

最后，是芯片制造，即將設(shè)計好的GDSII格式或CIF格式的標準版圖數(shù)據(jù)，交付芯片制造商流片。

拿到設(shè)計好的芯片后需要進行芯片測試，即對流片制造完成的芯片進行品圓或鍵合封裝測試，針對測試結(jié)果進行分析，并反饋出現(xiàn)的問題和進行相應(yīng)的修改和完善。

綜合上述步驟，在對光接入網(wǎng)各種接入技術(shù)研究的基礎(chǔ)上，結(jié)合應(yīng)用于光接入網(wǎng)中的光發(fā)射和接收模塊所需性能，通過對各類集成電路的工藝進行比較，采用全定制的設(shè)計方法和混合信號工藝參數(shù)，對光接口模塊中的復接器、激光驅(qū)動器、前置放大器、限幅放大器和時鐘與數(shù)據(jù)恢復電路設(shè)計進行全面的分析，針對這5種核心電路選擇最佳的芯片設(shè)計工藝，在滿足基本功能的前提下，達到系統(tǒng)的最高性價比。

3 ? ?超高速電路中各種器件的比較

目前用于超高速領(lǐng)域的器件主要有：SiGe HBT，Si BJT，Si CMOS，Si和GaAs HBT。這幾種器件的比較如表1所示。

從表1可知，想要制作出高頻特性優(yōu)良的器件可以使用GaAs HBT技術(shù)，因為其擁有相對較寬的線條（3 ?m）。這一原理和性質(zhì)SiGe HBT也同時具備，它的高頻性能跟一般的Si器件比起來要好得多，與GaAs技術(shù)相比也有著和成熟的Si工藝兼容、較易集成的優(yōu)點，所以在這一領(lǐng)域有很高的利用價值。目前市場上已經(jīng)有成熟的產(chǎn)品。相對SiGe HBT而言，GaAs HBT的擊穿電壓比較高，更為適合于功率放大器的制作[4]。

技術(shù)的不斷革新，也使得工藝日趨成熟，規(guī)?；a(chǎn)GaAs器件的成本不斷下降。相比而言，HBT技術(shù)具有閾值較易控制、增益高、驅(qū)動能力強等優(yōu)點，且無需亞微米工藝，因而具有很強的競爭力。

4 ? ?結(jié)語

本文研究的光纖通信用芯片通常都工作于非?？斓乃俣认拢砸郧捌湓O(shè)計工藝基本限于GaAs等III＼V化合物類。但隨著現(xiàn)代半導體工藝的進步，目前能夠用于光纖通信芯片設(shè)計的工藝已經(jīng)得到拓展。本次臺積電布局新技術(shù)工廠，將再一次推動全球半導體行業(yè)升級，降低電子產(chǎn)品生產(chǎn)、制造成本，縮小該產(chǎn)品自身尺寸，進一步提升其運行速度。在此情況下，就需要對各種工藝的特點加以研究，以便盡可能發(fā)揮各種工藝的優(yōu)點，彌補其不足。針對具體芯片能夠選擇出合適的設(shè)計工藝。比如GaAs材料性質(zhì)非常穩(wěn)定，工藝也比較成熟，所以是目前化合物半導體的典型代表，一般來說，功能復雜數(shù)字電路的規(guī)模都較大，所以需要集成度非常高的工藝來實現(xiàn)。集成度方面，CMOS有著砷化鎵、雙極性硅等工藝均無法比擬的優(yōu)點?？偠灾?，目前并沒有哪種技術(shù)能在高頻器件的領(lǐng)域占據(jù)絕對優(yōu)勢，各種技術(shù)都將以各自的特點占據(jù)一部分市場。根據(jù)實際的產(chǎn)品來選擇合適的工藝和技術(shù)，最終設(shè)計高速、高性能的芯片是要解決的問題。哪種技術(shù)發(fā)展得更好，就能占有更多的市場，最終決定產(chǎn)品命運的將是它們的性能價格比。

[參考文獻]

[1]馮勇華，李響.“三超”光纖通信系統(tǒng)技術(shù)發(fā)展與趨勢展望[J].電信科學，2019（4）：30-38.

[2]李嘉懿.《光纖通信系統(tǒng)》正式出版[J].鐵道通信信號，2018（2）：96.

[3]張涵.光纖通信技術(shù)與光纖傳輸系統(tǒng)的分析與探討[J].科技創(chuàng)新導報，2011（1）：38-39.

[4]KING M P，DATAO G，CLAY L，et al.Response of a 0.25 μm thin-film silicon-on-sapphire CMOS technology to total ionizing dose[J].Journal of Instrumentation，2010（11）：C11021.