王 靜,王 濤,黃國恒
(1. 廣東工業(yè)大學(xué) 自動化學(xué)院,廣東 廣州 510006;2. 廣東工業(yè)大學(xué) 計算機學(xué)院,廣東 廣州 510006)
近年來,由于高數(shù)據(jù)速率在無線通信中發(fā)展的需求越來越高,使在其中運行的更高頻段的射頻集成電路變得越來越受歡迎。壓控振蕩器(VCO)作為全集成收、發(fā)信機結(jié)構(gòu)中的一個重要模塊,得到了研究人員越來越多的關(guān)注。為了滿足便攜式收、發(fā)信機的需求,要求VCO必須同時具有低功耗、低相位噪聲及寬調(diào)諧范圍的優(yōu)越性能。
目前,改進差分VCO調(diào)諧范圍(TR)和相位噪聲特性的技術(shù)已有報道。文獻[1]為了實現(xiàn)VCO較寬的調(diào)諧范圍,將電路工作于偶、奇模兩種工作模式下,然而,該技術(shù)較難實現(xiàn)高頻段下的偶、奇模兩種工作頻段的疊加,因而在較高頻段下,較難實現(xiàn)較寬的調(diào)諧范圍。在文獻[2]中,通過在跨導(dǎo)gm單元連接模擬調(diào)諧變?nèi)荻O管的方式,實現(xiàn)了寬調(diào)諧范圍。但此種結(jié)構(gòu)的變?nèi)荻O管在微波頻段性能較差,很難實現(xiàn)VCO的低相位噪聲特性。文獻[3]采用NMOS開關(guān)電感實現(xiàn)了較高的調(diào)諧范圍,卻是以惡化相位噪聲為代價的,且該設(shè)計所占芯片面積較大,增加了芯片設(shè)計的成本。
為了進一步優(yōu)化射頻頻段VCO的性能,本文提出了一種用于展寬射頻VCO調(diào)諧范圍的新型技術(shù),該技術(shù)采用可變電容反饋結(jié)構(gòu),在不影響相位噪聲的前提下,實現(xiàn)了較寬的調(diào)諧范圍。與傳統(tǒng)技術(shù)相比,本文所提電容陣列中的開關(guān)、無諧振回路負載及該技術(shù)不產(chǎn)生到地的低阻抗通路,不會影響諧振回路的性能。與交叉耦合VCO相比,由于Colpitts VCO結(jié)構(gòu)具有更優(yōu)的脈沖靈敏度函數(shù)[4],因而具有較低的相位噪聲特性。本文采用Colpitts VCO結(jié)構(gòu)作為電路的核心,同時在電路設(shè)計中,本文也對VCO功耗和振蕩開啟條件進行了優(yōu)化設(shè)計。
影響VCO相位噪聲的因素較多,其中LC諧振回路的品質(zhì)因數(shù)對其影響較大[5-6]。為了應(yīng)對VCO設(shè)計的各種難題,目前已出現(xiàn)了多種改進技術(shù),如差分電容陣列和差分開關(guān)等技術(shù)。雖然這些技術(shù)相對于單端VCO而言可實現(xiàn)較優(yōu)的性能,但產(chǎn)生了到地的低阻抗通路,影響到諧振回路的性能。為了降低開關(guān)阻抗,傳統(tǒng)的電容陣列尺寸較大,嚴重惡化了調(diào)諧范圍。與傳統(tǒng)結(jié)構(gòu)相比,本文提出的開關(guān)結(jié)構(gòu)的開關(guān)寄生電容較低,且在該結(jié)構(gòu)中,電容陣列與反饋電容并聯(lián),進一步優(yōu)化了VCO的調(diào)諧范圍。同時,由于頻率的控制靈敏度得到了優(yōu)化,也進一步抑制了器件的閃爍噪聲,優(yōu)化了電路的相位噪聲。圖1為兩種差分Colpitts VCO結(jié)構(gòu)。圖中,VDD為電源電壓,電感L和變?nèi)荻O管CVAR組成諧振回路,VCTRL為調(diào)諧電壓,C1和C2為反饋電容,C3和C4為開關(guān)電容陣列,IBIAS為電路提供偏置電流。
圖1 差分Colpitts VCO結(jié)構(gòu)
為了對圖1所示的兩種電路結(jié)構(gòu)進行比較,假設(shè)這兩種結(jié)構(gòu)均工作于同一個頻率,且具有相同的開關(guān)尺寸。在傳統(tǒng)電路結(jié)構(gòu)中,由于在輸出端口并聯(lián)有額外的電容,導(dǎo)致振蕩頻率略低。因此,為了實現(xiàn)兩種結(jié)構(gòu)振蕩頻率的相等,可在所提出的電路結(jié)構(gòu)中采用較大的電容值。為了理論分析方便,給出的兩種半邊電路的小信號模型如圖2所示。RONP,CP3分別為傳統(tǒng)電路結(jié)構(gòu)RC系列網(wǎng)絡(luò)的等效并聯(lián)電阻和電容,RONP_NEW,CP_NEW分別為本文提出電路結(jié)構(gòu)的等效總并聯(lián)電阻和總并聯(lián)電容,LP和RP分別為諧振回路損耗的等效電感和等效電阻,Ceq為諧振回路的等效電容。
圖2 傳統(tǒng)及本文提出開關(guān)網(wǎng)絡(luò)半邊電路的小信號等效模型
經(jīng)理論分析可知:
C1=C2=C
(1)
RON3=RON4=RON
(2)
QC3=QC4=Q
(3)
(4)
(5)
(6)
(7)
式子:RON3、RON4分別為開關(guān)陣列電容C3、C4的開關(guān)電阻;QC3、QC4分別為電容C3、C4上的品質(zhì)因數(shù)。
由圖2可見,假設(shè)這兩種結(jié)構(gòu)中陣列電容的品質(zhì)因數(shù)相等(見式(3)),在高頻頻段操作下,Colpitts VCO結(jié)構(gòu)中,反饋電容C1的阻抗遠小于C4的阻抗,因此,式(6)成立。當(dāng)這兩種結(jié)構(gòu)均工作相同頻率時,則式(7)成立。
RONP_NEW和CP_NEW分別為
(8)
(9)
比較式(4)、(8)可見,本文電路結(jié)構(gòu)具有較高的等效并聯(lián)電阻,因而其諧振回路的品質(zhì)因數(shù)較優(yōu),可實現(xiàn)較低的相位噪聲性能。在與傳統(tǒng)結(jié)構(gòu)同等的相位噪聲下,本文新結(jié)構(gòu)可采用較小的開關(guān)尺寸,進而可實現(xiàn)諧振范圍的展寬。
基于上述理論分析,所提出的電容陣列似乎可與C1并聯(lián),也可與C2并聯(lián)。但電容陣列更適合與C1并聯(lián),其原因是:
1) 為了抑制電路的閃爍噪聲,應(yīng)該使晶體管M1和M2源端的寄生電容盡量最小化,在電容C1兩端并聯(lián)電容陣列可實現(xiàn)該目標(biāo)。
2) 晶體管M1和M2源端的寄生電容比漏端寄生電容大,而如果電容C2兩端并聯(lián)電容陣列,則會進一步增大源端的寄生電容,進而減小VCO的調(diào)諧范圍。
3) VCO的振蕩幅度A、功率效率η和噪聲系數(shù)F分別為
(10)
(11)
(12)
由式(12)可見,增大C1,可降低噪聲系數(shù)F,進而優(yōu)化相位噪聲;相反的,如果增大C2,則會惡化相位噪聲特性。
圖3為本文所提出的Colpitts VCO的完整電路圖。晶體管M1和M2作為VCO電路的核心器件,與由電容C1和C2組成的電容反饋網(wǎng)絡(luò)一起產(chǎn)生電路振蕩開啟所需的負阻抗。由式(10)~(12)可知,為了取得較優(yōu)的相位噪聲和功率效率,C1和C2值應(yīng)相同。
圖3 Colpitts VCO的完整電路圖
為了驗證所提出技術(shù)的有效性,本文采用90 nm CMOS工藝對電路進行設(shè)計并流片實現(xiàn)。圖4為流片實現(xiàn)的VCO芯片照片,芯片為0.45 mm2。該芯片在1 V電壓供電下,消耗了5.8 mW。圖5為振蕩頻率的測試結(jié)果,圖中00,01,10,11代表了4種開關(guān)模式。由圖可見,振蕩頻率為24.2~32.1 GHz,本文所提出的VCO取得了28.1%的調(diào)諧范圍。在28.2 GHz振蕩頻率下,測試得到的相位噪聲隨著調(diào)諧電壓變化的曲線如圖6所示,相位噪聲為-101.9 dBc/Hz@1 MHz。
圖4 VCO芯片照片
圖5 VCO振蕩頻率測試結(jié)果
圖6 相位噪聲測試結(jié)果
表1為所設(shè)計的VCO與文獻[7-10]相比的結(jié)果。其中,為了便于對VCO整體性能進行評價,調(diào)諧范圍的品質(zhì)因數(shù)QT為
(13)
式中:L(Δf)為VCO在偏移頻率Δf下的相位噪聲;fosc為振蕩頻率;Pdiss為電路所消耗的功耗;TR為調(diào)諧范圍。
表1 所設(shè)計的VCO與文獻相比的結(jié)果
該VCO在中心振蕩頻率28.2 GHz處,消耗了5.8 mW的功耗,取得了-101.9 dBc/Hz@ 1 MHz的相位噪聲,取得了28.1%的調(diào)諧范圍,計算得到的QT為-192.2 dBc/Hz。
本文提出了一種基于Colpitts結(jié)構(gòu)、改善調(diào)諧范圍和相位噪聲的優(yōu)化技術(shù)。該技術(shù)通過可變電容反饋的采用,可實現(xiàn)較大的等效并聯(lián)電阻,進而在不影響諧振回路品質(zhì)因數(shù)的前提下,實現(xiàn)了VCO調(diào)諧范圍的展寬。為了驗證所提出技術(shù)的有效性,本文采用90 nm CMOS工藝對電路進行了設(shè)計并流片實現(xiàn),所實現(xiàn)的VCO取得了28.1%的調(diào)諧范圍,歸一化品質(zhì)因數(shù)QT達到-192.2 dBc/Hz。