齊藝軻, 李少甫,2, 施宇根

(1.西南科技大學(xué) 信息工程學(xué)院,四川 綿陽(yáng) 621010;2.中國(guó)空氣動(dòng)力研究與發(fā)展中心 氣動(dòng)噪聲控制重點(diǎn)實(shí)驗(yàn)室,四川 綿陽(yáng) 621900)

0 引 言

現(xiàn)如今傳感器已經(jīng)成為了電子系統(tǒng)中不可或缺的組件之一,并且廣泛地應(yīng)用于軍事、醫(yī)療、航空航天、地質(zhì)勘探等各個(gè)領(lǐng)域,輻射環(huán)境會(huì)對(duì)傳感器中集成電路造成巨大的影響。隨著集成電路工藝向納米(nm)級(jí)、高密度、高性能低成本的發(fā)展,其工作頻率高、電壓低等特性使其更易受到輻射環(huán)境的影響從而產(chǎn)生軟錯(cuò)誤,并在實(shí)際系統(tǒng)中可能會(huì)導(dǎo)致信息丟失、系統(tǒng)故障或失控等現(xiàn)象。如今,軟錯(cuò)誤不僅會(huì)導(dǎo)致SBUs(single bit upsets),并且由集成電路工藝的發(fā)展和其對(duì)輻射環(huán)境的敏感性更易導(dǎo)致MBUs(multiple bit upsets)的發(fā)生,而由輻射劑量、粒子射入角度等因素的影響,翻轉(zhuǎn)位數(shù)可能會(huì)更多。因存儲(chǔ)器占據(jù)了集成電路系統(tǒng)級(jí)芯片60 %以上的芯片面積,并且系統(tǒng)中絕大部分的失效是由存儲(chǔ)器引起的[1],所以,對(duì)集成電路中存儲(chǔ)器進(jìn)行加固以保證集成電路在輻射環(huán)境中的正常工作具有現(xiàn)實(shí)意義和重要的研究?jī)r(jià)值。

集成電路中常見(jiàn)的加固技術(shù)一般分為電路級(jí)、器件級(jí)、版圖級(jí)、系統(tǒng)級(jí)加固技術(shù)。因系統(tǒng)級(jí)加固技術(shù)在較高的層面上分析,不會(huì)改變?cè)泄に?帶來(lái)實(shí)際硬件開(kāi)銷(xiāo)和成本較低,所以成為了集成電路抗輻射加固研究中的熱點(diǎn)。

傳統(tǒng)系統(tǒng)級(jí)加固技術(shù)通常采用漢明碼及其擴(kuò)展碼。漢明碼[2]為單糾錯(cuò)雙檢錯(cuò)碼(SEC-DED),不能糾正MBUs,而在信道編碼中常用的RS(reed-solomon),Turbo,LDPC(low-density-parity-check-code)等糾錯(cuò)碼雖然有優(yōu)異的糾錯(cuò)性能,但此類(lèi)碼字編譯碼較為復(fù)雜,會(huì)給相應(yīng)的編譯碼電路帶來(lái)更多的面積、功耗、時(shí)延等。

以矩陣碼為代表的二維糾錯(cuò)碼[3,4]在糾錯(cuò)能力和編譯碼復(fù)雜度上有較好的平衡,適合于對(duì)集成電路存儲(chǔ)器進(jìn)行抗輻射加固。此類(lèi)糾錯(cuò)碼一般將碼字信息位排列成矩陣形式,通過(guò)水平、豎直或斜向分別添加校驗(yàn)位進(jìn)行構(gòu)建。矩陣碼[3]水平方向通過(guò)漢明碼、豎直方向通過(guò)奇偶校驗(yàn)的方式得到校驗(yàn)位,能100 %糾正兩位錯(cuò)誤;文獻(xiàn)[5]提出的方法通過(guò)水平、豎直、斜向奇偶校驗(yàn)的方式得到校驗(yàn)位,能100%糾正三位錯(cuò)誤。但以上方法具體編譯碼電路功耗較高,而且糾錯(cuò)位數(shù)有限均較難滿足于MBUs位數(shù)更多的情形。

針對(duì)以上問(wèn)題,設(shè)計(jì)了一種新型二維糾錯(cuò)碼及其相應(yīng)的編譯碼電路,在功耗、時(shí)延較低的基礎(chǔ)上擁有較強(qiáng)的糾錯(cuò)性能,適用于對(duì)輻射環(huán)境下傳感器集成電路進(jìn)行抗輻射加固。

1 編譯碼總體設(shè)計(jì)

一個(gè)典型的糾錯(cuò)碼碼字結(jié)構(gòu)如圖1所示,其中,k為信息位,n-k為校驗(yàn)位,碼長(zhǎng)為n。

圖1 糾錯(cuò)碼碼字結(jié)構(gòu)

在集成電路抗輻射加固中運(yùn)用糾錯(cuò)碼對(duì)存儲(chǔ)器進(jìn)行加固時(shí),需要相應(yīng)的編譯碼電路對(duì)錯(cuò)誤進(jìn)行糾正。通過(guò)將信息位k輸入至相應(yīng)的編碼電路產(chǎn)生校驗(yàn)位完成編碼步驟,通過(guò)將存儲(chǔ)器中的碼字n輸出至相應(yīng)的譯碼電路完成譯碼步驟從而得到信息位k。

1.1 編碼原理與電路設(shè)計(jì)

新型二維糾錯(cuò)碼在邏輯上將一維信息序列排列成二維矩陣形式。基于邏輯可以避免存儲(chǔ)器物理結(jié)構(gòu)的改變,具體編碼方式為將信息位k排列成矩陣A(k/2,2),然后將每行通過(guò)信息長(zhǎng)度d分割成若干塊(注:k/2能被d整除),水平方向校驗(yàn)位通過(guò)間隔d位信息長(zhǎng)度進(jìn)行異或相加,分塊的優(yōu)勢(shì)在于能拓展水平方向校驗(yàn)位的糾錯(cuò)檢測(cè)范圍,而豎直方向校驗(yàn)位通過(guò)豎直方向信息位直接異或相加得到。以k=32,d=2為例,編碼結(jié)構(gòu)如圖2所示。

圖2 k=32新型二維糾錯(cuò)碼

水平方向校驗(yàn)位為

(1)

豎直方向校驗(yàn)位為

V1=M1?M17,V2=M2?M18,…,

V15=M15?M31,V16=M16?M32

(2)

編碼操作通過(guò)上述步驟完成,因此,編碼電路只由異或邏輯構(gòu)成,編碼電路如圖3(a)所示。

1.2 譯碼原理與電路設(shè)計(jì)

碼字在存儲(chǔ)器中存儲(chǔ)時(shí),由于輻射影響會(huì)出現(xiàn)錯(cuò)誤,為獲得正確碼字還需進(jìn)行譯碼操作。首先,由存儲(chǔ)器輸出的信息位M′,重復(fù)編碼步驟得到H′與V′。其次,由編碼所得校驗(yàn)位H,V與H′,V′得出水平校正子ΔH與伴隨式S,具體由以下公式得出:

ΔH1H2=H1H2?H′1H′2,ΔH3H4=H3H4?H′3H′4,

ΔH5H6=H5H6?H′5H′6,ΔH7H8=H7H8?H′7H′8

(3)

S1=V1?V′1,S2=V2?V′2,…,

(4)

由水平校正子ΔH與伴隨式S可以判定讀出的信息位是否出錯(cuò),分為以下三種情況:當(dāng)水平校正子ΔH與伴隨式S都為零時(shí),表示接收到正確信息位;當(dāng)水平校正子ΔH與伴隨式S只有一個(gè)為零時(shí)表示

校驗(yàn)位出錯(cuò),仍然接收到正確信息位;當(dāng)水平校正子ΔH與伴隨式S都不為零時(shí),表示信息位出錯(cuò),通過(guò)式(5)得出正確信息位:

Mcorrect=M′?S

(5)

譯碼操作通過(guò)上述步驟完成,譯碼電路設(shè)計(jì)(局部)如圖3(b)所示。

圖3 編碼電路與譯碼電路設(shè)計(jì)

1.3 錯(cuò)誤圖樣分析與改進(jìn)設(shè)計(jì)

新型二維糾錯(cuò)碼在發(fā)生四位、五位錯(cuò)誤時(shí)有如圖4所示的特殊圖樣不能糾正,運(yùn)用信息位與校驗(yàn)位交錯(cuò)排列的方法可以防止此類(lèi)錯(cuò)誤圖樣的發(fā)生,從而提高糾錯(cuò)能力,具體排列方式如圖5所示。

圖4 四、五位特殊錯(cuò)誤圖樣不能糾正情形

圖5 信息位與校驗(yàn)位交錯(cuò)排列示意

首先,將碼字第一行的信息位存入16個(gè)存儲(chǔ)單元;然后將第一行水平校驗(yàn)位、豎直校驗(yàn)位、第二行水平校驗(yàn)位依次存入24個(gè)存儲(chǔ)單元;最后再將碼字第二行的信息位存入16個(gè)存儲(chǔ)單元。運(yùn)用上述信息位與校驗(yàn)位交錯(cuò)排列的方法既可以提高糾錯(cuò)能力,又可以在糾錯(cuò)范圍內(nèi)糾正信息位與校驗(yàn)位同時(shí)出錯(cuò)的圖樣,而對(duì)于只有校驗(yàn)位出錯(cuò)的圖樣,運(yùn)用在糾錯(cuò)碼中常用的檢錯(cuò)電路[6]既可以降低電路功耗又可以糾正只有校驗(yàn)位出錯(cuò)的圖樣。這種交錯(cuò)排列方法只是基于邏輯選擇性的排列數(shù)據(jù),不會(huì)改變存儲(chǔ)器的物理結(jié)構(gòu),容易實(shí)現(xiàn)。

2 實(shí)驗(yàn)結(jié)果與性能分析

2.1 糾錯(cuò)能力分析

運(yùn)用故障注入的方法,在MATLAB仿真平臺(tái)對(duì)新型二維糾錯(cuò)碼進(jìn)行糾錯(cuò)能力分析,并使用大量數(shù)據(jù)(106)以保證樣本的完整性。以信息位為32位為例,將所設(shè)計(jì)的二維糾錯(cuò)碼與漢明碼、矩陣碼的糾錯(cuò)能力進(jìn)行對(duì)比,如圖6(a)所示。

由圖6(a)可以看出,所設(shè)計(jì)的二維糾錯(cuò)碼不僅能糾正一位錯(cuò)誤與兩位錯(cuò)誤,而且較于漢明碼與矩陣碼,最多能100 %糾正五位錯(cuò)誤,有更強(qiáng)的糾錯(cuò)能力,適用于MBUs多位錯(cuò)誤發(fā)生的情形。

2.2 功能驗(yàn)證

將設(shè)計(jì)的新型二維糾錯(cuò)碼運(yùn)用Verilog硬件描述語(yǔ)言進(jìn)行編譯,并在ISE 14.7仿真平臺(tái)進(jìn)行功能驗(yàn)證。如圖6(b)所示,D1～D32為原始信息位,假設(shè)信息位第6到10位發(fā)生錯(cuò)誤從而得到M1～M32,經(jīng)譯碼電路后輸出的信息位為C1～C32?？梢钥闯?經(jīng)過(guò)譯碼電路后原始的信息位與輸出信息位相同,從而驗(yàn)證了新型二維糾錯(cuò)碼的可行性。

2.3 面積、功耗、時(shí)延等參數(shù)分析

運(yùn)用Design Compiler工具在180 nm工藝對(duì)所設(shè)計(jì)的編譯碼電路進(jìn)行綜合,從而得到面積、功耗、時(shí)延等參數(shù)。

表1 面積、功耗、時(shí)延對(duì)比(k=32)

由表1可以看出:設(shè)計(jì)的新型二維糾錯(cuò)碼電路面積、功耗、時(shí)延分別是漢明碼的159 %,36 %,82 %,分別是矩陣碼的119 %,30 %,77 %。這是因?yàn)樗O(shè)計(jì)的二維糾錯(cuò)碼在譯碼電路中運(yùn)用與門(mén)來(lái)增加糾錯(cuò)檢測(cè)范圍,所以,布線較多因而電路面積較大,編譯碼原理簡(jiǎn)單并且使用門(mén)級(jí)電路因而功耗、時(shí)延較小。這表明:設(shè)計(jì)的二維糾錯(cuò)碼編譯碼電路相比于漢明碼與矩陣碼在面積增加不大的基礎(chǔ)上擁有較低的功耗與時(shí)延。

碼率也是考量糾錯(cuò)碼性能的重要指標(biāo)之一,碼率信息位/(信息位校驗(yàn)位)。如表2所示,漢明碼的碼率明顯高于矩陣碼與設(shè)計(jì)的二維糾錯(cuò)碼,但與同類(lèi)型二維碼相比,所設(shè)計(jì)的二維糾錯(cuò)碼碼率高于矩陣碼。

表2 碼率對(duì)比(k=32)

因以上分析都是從單方面評(píng)價(jià)糾錯(cuò)碼性能的優(yōu)劣,相對(duì)具有片面性。文獻(xiàn)[3]提出了糾錯(cuò)率每開(kāi)銷(xiāo)(correction coverage per cost,CCC)來(lái)評(píng)價(jià)糾錯(cuò)碼的綜合性能,但此方法未將碼率納入評(píng)價(jià)指標(biāo),文獻(xiàn)[7]引入校驗(yàn)位以獲得更全面的評(píng)價(jià)體系糾錯(cuò)率每開(kāi)銷(xiāo)=糾錯(cuò)率/開(kāi)銷(xiāo),其中,開(kāi)銷(xiāo)定義為開(kāi)銷(xiāo)=面積×功耗×?xí)r延×校驗(yàn)位,其所需數(shù)據(jù)可以由圖6(a)與表1、表2得到。圖6(c)為CCC對(duì)比,由該圖可知,當(dāng)發(fā)生SBUs時(shí),漢明碼為對(duì)集成電路存儲(chǔ)器加固最好的方法,但當(dāng)發(fā)生MBUs時(shí),設(shè)計(jì)的二維糾錯(cuò)碼CCC要高于漢明碼與矩陣碼,為存儲(chǔ)器抗輻射加固更好的方法。

3 結(jié) 論

根據(jù)實(shí)驗(yàn)結(jié)果與性能分析表明,設(shè)計(jì)的二維糾錯(cuò)碼性能較好,并且功耗、時(shí)延較低符合傳感器對(duì)功耗的敏感性,適用于對(duì)輻射環(huán)境下傳感器集成電路進(jìn)行抗輻射加固。