陳廣和 周志權(quán) 趙宜楠 趙占鋒

摘? 要： 隨著毫米波射頻傳感器在工藝上的突破，毫米波雷達(dá)在行業(yè)中的應(yīng)用越來越廣泛。為了實(shí)現(xiàn)毫米波雷達(dá)的高速數(shù)據(jù)采集，提出一種基于ZYNQ的毫米波雷達(dá)高速數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)面向AWR1243毫米波雷達(dá)，基于ZYNQ構(gòu)建，利用PL和PS軟硬件協(xié)同工作的靈活性實(shí)現(xiàn)雷達(dá)自主可控、雷達(dá)2.4 Gb/s高速CSI2數(shù)據(jù)解析以及千兆以太網(wǎng)數(shù)據(jù)上傳功能。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)運(yùn)行穩(wěn)定，千兆以太網(wǎng)數(shù)據(jù)上傳速率高達(dá)350 Mb/s，丟幀率為零，并且能滿足實(shí)時性要求。有效解決了已有采集系統(tǒng)成本高、體積大、功能單一、實(shí)時性差等問題，為自動駕駛、無人機(jī)避障、手勢識別等應(yīng)用提供了一套低成本、小體積、易操作的數(shù)據(jù)采集系統(tǒng)。

關(guān)鍵詞： 毫米波雷達(dá); 高速數(shù)據(jù)采集; 數(shù)據(jù)解析; 數(shù)據(jù)上傳; 雷達(dá)自主控制; 自動駕駛

中圖分類號： TN957?34? ? ? ? ? ? ? ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識碼： A? ? ? ? ? ? ? ? ? ? ? ? 文章編號： 1004?373X（2019）16?0026?04

0? 引? 言

隨著世界各國的汽車安全標(biāo)準(zhǔn)、汽車電子化水平不斷提高以及人們對駕駛安全需求不斷增長，具備主動安全技術(shù)的ADAS系統(tǒng)呈現(xiàn)快速發(fā)展的勢頭，核心零部件的毫米波雷達(dá)市場需求也進(jìn)入了快速上升通道[1?2]。2017年5月16日，德州儀器（TI）全球同步發(fā)布了AWR和IWR兩個系列毫米波雷達(dá)傳感器，面向汽車領(lǐng)域和工業(yè)領(lǐng)域[3]。其中，AWR1243主要應(yīng)用于自適應(yīng)巡航控制、高速公路自動駕駛。目前，由于新一代毫米波雷達(dá)出現(xiàn)時間較短、技術(shù)復(fù)雜、雷達(dá)速率高等因素，毫米波雷達(dá)數(shù)據(jù)采集卡主要從國外進(jìn)口。市場上的數(shù)據(jù)采集卡存在成本高、體積大、不能實(shí)時傳輸、功能單一等問題。此外，由于各方面因素，部分型號采集卡對國內(nèi)處于禁售狀態(tài)。與其他傳感器相比，毫米波雷達(dá)具備高精度、抗干擾、全天候工作等特性，在自動駕駛、無人機(jī)避障、手勢識別等領(lǐng)域具有廣泛應(yīng)用，毫米波雷達(dá)數(shù)據(jù)采集需求日益增加[4]。

目前，毫米波雷達(dá)數(shù)據(jù)采集系統(tǒng)主要基于FPGA架構(gòu)，系統(tǒng)復(fù)雜、靈活性差、開發(fā)維護(hù)困難[5?6]。市場上的數(shù)據(jù)采集系統(tǒng)主要基于以下兩種設(shè)計方案：方案一采用FPGA接收雷達(dá)LVDS數(shù)據(jù)，緩存在DDR中，通過SPI接口上傳緩存數(shù)據(jù);方案二采用FPGA接收雷達(dá)LVDS數(shù)據(jù)，通過UDP協(xié)議上傳雷達(dá)數(shù)據(jù)。一方面，方案一采集時間受限于緩存空間大小，數(shù)據(jù)傳輸速率低，不能實(shí)時傳輸;方案二雖然可以實(shí)時傳輸雷達(dá)數(shù)據(jù)，但是FPGA實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議較為復(fù)雜，開發(fā)維護(hù)困難，且UDP協(xié)議傳輸不可靠，容易出現(xiàn)丟幀問題。另一方面，TI毫米波雷達(dá)支持相機(jī)串行接口（Camera Serial Interface?2，CSI2）數(shù)據(jù)輸出格式，在高速數(shù)據(jù)傳輸方面，CSI2相比LVDS具有更好的可靠性和穩(wěn)定性。相比于FPGA+ARM，F(xiàn)PGA+DSP的復(fù)雜架構(gòu)，Xilinx推出的ZYNQ?7000系列全可編程片上系統(tǒng)（System?on?Chip，SoC）采用先進(jìn)的雙核異構(gòu)架構(gòu)，集成FPGA和ARM，為整個系統(tǒng)的設(shè)計提供了更高的性能和更好的可擴(kuò)展性[7]。針對以上問題，本文利用ZYNQ軟硬件協(xié)同工作的特性，提出了基于ZYNQ的高速數(shù)據(jù)采集方案。該系統(tǒng)采用TC358748XBG芯片將CSI2數(shù)據(jù)轉(zhuǎn)換成RGB888視頻流接到FPGA端，通過視頻直接內(nèi)存存?。╒ideo Direct Memory Access，VDMA）技術(shù)將數(shù)據(jù)搬運(yùn)到ARM，緩存到DDR3中，通過千兆以太網(wǎng)和TCP協(xié)議將雷達(dá)數(shù)據(jù)上傳到PC，滿足數(shù)據(jù)傳輸?shù)膶?shí)時性和可靠性[8]。

1? 系統(tǒng)總體設(shè)計

毫米波雷達(dá)采用四通道CSI2接口對外輸出高速數(shù)據(jù)，CSI2時鐘頻率高達(dá)600 MHz，因此高速數(shù)據(jù)波特率高達(dá)2.4 Gb/s。雷達(dá)數(shù)據(jù)輸出的平均速率由雷達(dá)參數(shù)決定，由于雷達(dá)不是滿占空比工作，存在大量空余時間間隙，在320 Mb/s的平均輸出速率下可滿足絕大部分雷達(dá)參數(shù)設(shè)計要求。根據(jù)功能和原理，將系統(tǒng)分為5個模塊：雷達(dá)參數(shù)控制模塊、CSI2數(shù)據(jù)解析模塊、VDMA數(shù)據(jù)搬運(yùn)模塊、DDR3數(shù)據(jù)緩存模塊、千兆以太網(wǎng)數(shù)據(jù)傳輸模塊。總體框架如圖1所示。

處理系統(tǒng)（Processing System，PS）通過SPI接口發(fā)送控制指令配置AWR1243毫米波雷達(dá)參數(shù)并啟動雷達(dá)工作，雷達(dá)通過CSI2接口對外輸出高速數(shù)據(jù)流，通過TC358748XBG協(xié)議轉(zhuǎn)換芯片將CSI2數(shù)據(jù)轉(zhuǎn)換成RGB888視頻流傳輸給可編程邏輯（Progarmmable Logic，PL），通過Video In To AXI4?Stream IP將RGB888視頻流轉(zhuǎn)換成AXI4?Stream數(shù)據(jù)流傳輸給VDMA IP，VDMA將數(shù)據(jù)從PL搬運(yùn)到PS，緩存在DDR3中，并觸發(fā)VDMA中斷，ARM響應(yīng)中斷啟動千兆以太網(wǎng)數(shù)據(jù)傳輸。

2? 系統(tǒng)主要模塊設(shè)計

2.1? 雷達(dá)參數(shù)控制模塊

AWR1243是一款集成式單芯片調(diào)頻連續(xù)波（Frequency Modulated Continuous Wave，F(xiàn)MCW）收發(fā)器，工作頻段為76～81 GHz，基于TI的低功耗45 nm RFCMOS工藝，內(nèi)置混頻器、功放、PLL和ADC轉(zhuǎn)換器，將傳統(tǒng)雷達(dá)分立器件集成到單芯片內(nèi)，外部處理器可通過SPI接口控制雷達(dá)各個參數(shù)，如調(diào)頻斜率、采樣率、采樣點(diǎn)數(shù)等[9]。本系統(tǒng)中，雷達(dá)設(shè)備與ARM處理器之間的SPI通信協(xié)議，主要通過13個過程實(shí)現(xiàn)：雷達(dá)上電、內(nèi)部固件校驗(yàn)、射頻使能、基本參數(shù)配置、射頻初始化、Profile參數(shù)配置、Chirp參數(shù)配置、雷達(dá)數(shù)據(jù)格式配置、CSI2時鐘配置、CSI2傳輸通道配置、Frame參數(shù)配置、雷達(dá)開始工作、雷達(dá)停止工作。雷達(dá)復(fù)位后，外部主控開始向雷達(dá)發(fā)送配置指令，隨后等待雷達(dá)HIRQ高電平信號，HIRQ置高后外部主控發(fā)送讀指令，隨后等待HIRQ置低，HIRQ置低后外部主控讀取返回數(shù)據(jù)，若校驗(yàn)通過則結(jié)束配置任務(wù)，若校驗(yàn)未通過則啟動重傳機(jī)制，超過設(shè)定重傳次數(shù)后報錯。指令配置流程如圖2所示。

2.2? CSI2數(shù)據(jù)解析模塊

PS通過SPI接口配置雷達(dá)工作后，Radar開始對外輸出CSI2數(shù)據(jù)流。CSI2數(shù)據(jù)流中包含短包、長包兩種數(shù)據(jù)類型，長包裝載雷達(dá)數(shù)據(jù)，短包分為幀起始（Frame Start，F(xiàn)S）、幀結(jié)束（Frame End，F(xiàn)E）、行起始（Line Start，LS）、行結(jié)束（Line End，LE）四種同步數(shù)據(jù)包。當(dāng)TC358748XBG接收到FS后，幀有效Vvalid信號置高，接收到LE后Vvalid置低。接收到LS并且內(nèi)部FIFO計數(shù)達(dá)到設(shè)定值后行有效信號Hvalid置高，同時并口數(shù)據(jù)有效，接收到LE并且FIFO清空后Hvalid置低。其信號時序如圖3所示。

PS通過I2C接口可以配置TC358748XBG內(nèi)部各個寄存器。雷達(dá)輸出數(shù)據(jù)波特率為2.4 Gb/s，因此配置TC358748XBG輸出時鐘為100 MHz，數(shù)據(jù)輸出模式為RGB888，滿足數(shù)率傳輸要求。

2.3? 數(shù)據(jù)搬運(yùn)及存儲模塊

PL與PS進(jìn)行高速數(shù)據(jù)交互有DataMover，DMA，VDMA等方式。其中，VDMA主要是用于圖像視頻傳輸，其本質(zhì)上是一個數(shù)據(jù)搬運(yùn)IP，為數(shù)據(jù)進(jìn)、出DDR3提供了一種便捷的方案，使視頻流能夠高帶寬直接接入內(nèi)存，是高效的二維DMA 操作。系統(tǒng)中TC358748XBG將CSI2數(shù)據(jù)轉(zhuǎn)換成RGB888視頻流接到PL端，因此考慮采用VDMA方式進(jìn)行數(shù)據(jù)搬運(yùn)。由于VDMA要求輸入數(shù)據(jù)格式是AXI?Stream類型的數(shù)據(jù)流，因此需要將RGB888數(shù)據(jù)轉(zhuǎn)換成AXI?Stream，通過調(diào)用Video In to AXI4?Stream IP來實(shí)現(xiàn)數(shù)據(jù)流轉(zhuǎn)換。將雷達(dá)數(shù)據(jù)轉(zhuǎn)換成AXI4?Stream數(shù)據(jù)流后傳輸給VDMA，由于數(shù)據(jù)傳輸方向?yàn)閺腜L到PS，因此只需要開啟S2MM寫通道[10]。在ARM端開啟VDMA中斷并使能VDMA傳輸，進(jìn)而將雷達(dá)數(shù)據(jù)緩存到DDR3。數(shù)據(jù)搬運(yùn)流程如圖4所示。

2.4? 千兆以太網(wǎng)數(shù)據(jù)傳輸模塊

數(shù)據(jù)傳輸由雷達(dá)參數(shù)下發(fā)、應(yīng)答同步、雷達(dá)數(shù)據(jù)上傳三部分組成。在ARM端建立TCP服務(wù)器，接收到VDMA中斷后啟動數(shù)據(jù)傳輸。由于以太網(wǎng)發(fā)送緩沖區(qū)大小最大為65 535 B，而雷達(dá)數(shù)據(jù)幀通常大于65 535 B，因此需要將數(shù)據(jù)幀分組傳送。為了保證數(shù)據(jù)幀傳輸?shù)耐暾裕琓CP客戶端需要在接收到每一分組包之后需要返回一個應(yīng)答“0xAA”，服務(wù)器在接收到應(yīng)答后繼續(xù)上傳下一分組包，直至該幀數(shù)據(jù)傳輸完成。除了傳輸雷達(dá)數(shù)據(jù)外，還附加了一些額外信息，包括該數(shù)據(jù)幀的采樣率、采樣點(diǎn)數(shù)、Chirp個數(shù)、調(diào)頻斜率和當(dāng)前幀編號。通信數(shù)據(jù)幀格式如圖5所示。

3? 系統(tǒng)軟件流程

系統(tǒng)初始化完成后，等待上位機(jī)下發(fā)的雷達(dá)波形參數(shù)，接收到參數(shù)數(shù)據(jù)包后啟動雷達(dá)工作，雷達(dá)對外輸出CSI2高速數(shù)據(jù)，系統(tǒng)開始等待VDMA中斷。數(shù)據(jù)流經(jīng)一系列轉(zhuǎn)換后進(jìn)入DRR3中，當(dāng)一幀數(shù)據(jù)傳輸完成后觸發(fā)VDMA中斷，系統(tǒng)開始將數(shù)據(jù)幀進(jìn)行分包上傳，接收到應(yīng)答后繼續(xù)上傳下一分組包，直至該幀所有分組包傳輸完成。系統(tǒng)軟件流程如圖6所示。

4? 系統(tǒng)測試

為了驗(yàn)證雷達(dá)數(shù)據(jù)采集系統(tǒng)功能，進(jìn)行不同傳輸速率測試實(shí)驗(yàn)。測試平臺由AWR1243雷達(dá)前端、高速數(shù)據(jù)采集系統(tǒng)、PC上位機(jī)組成。硬件系統(tǒng)如圖7所示，上位機(jī)數(shù)傳界面如圖8所示。

通過數(shù)傳界面下發(fā)不同的雷達(dá)配置參數(shù)，逐次增加雷達(dá)數(shù)據(jù)輸出速率大小，數(shù)據(jù)傳輸速率測試結(jié)果如表1所示。由于上傳數(shù)據(jù)包包含了該幀的配置信息，因此實(shí)際速率比雷達(dá)數(shù)據(jù)輸出速率高。測試結(jié)果表明，數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)上傳速率高達(dá)350 Mb/s。在雷達(dá)不同的數(shù)據(jù)輸出速率下，數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)傳輸穩(wěn)定、實(shí)時性好、數(shù)據(jù)丟幀率為0，滿足設(shè)計指標(biāo)。

TI官方標(biāo)準(zhǔn)采集設(shè)備TSW1400采用DDR緩存雷達(dá)數(shù)據(jù)，支持最大采樣時間為10 s，存儲深度為1 GB，數(shù)據(jù)上傳速率僅為7～8 Mb/s，數(shù)據(jù)采集時間和上傳速率受限，遠(yuǎn)遠(yuǎn)不能滿足實(shí)際需求。與標(biāo)準(zhǔn)采集設(shè)備相比，本數(shù)據(jù)采集系統(tǒng)支持?jǐn)?shù)據(jù)不間斷采集和實(shí)時上傳。

5? 結(jié)? 語

本文基于ZYNQ平臺提出了一套適用于TI 毫米波雷達(dá)AWR1243的高速數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)通過SPI2接口發(fā)送參數(shù)指令控制雷達(dá)系統(tǒng)的各個參數(shù)，將雷達(dá)CSI2高速數(shù)據(jù)流轉(zhuǎn)換成RGB888視頻流，以VDMA方式搬運(yùn)到DDR3中，最終通過千兆以太網(wǎng)完成數(shù)據(jù)上傳功能。測試表明，系統(tǒng)CSI2高速速率為2.4 Gb/s，千兆以太網(wǎng)數(shù)據(jù)上傳速率為350 Mb/s，數(shù)據(jù)丟幀率為零，滿足實(shí)際需求。該系統(tǒng)小型便攜，易于安裝和使用，適用于自動駕駛、無人機(jī)避障、手勢識別等領(lǐng)域，具有較高的實(shí)用價值。

注：本文通訊作者為周志權(quán)。

參考文獻(xiàn)

[1] 張翔.2014年汽車ADAS技術(shù)的最新進(jìn)展[J].汽車電器，2014（8）：4?7.

ZHANG Xiang. The latest development of automotive ADAS technology in 2014 [J]. Automotive electrical appliances， 2014（8）： 4?7.

[2] 王家恩.基于視覺的駕駛員橫向輔助系統(tǒng)關(guān)鍵技術(shù)研究[D].合肥：合肥工業(yè)大學(xué)，2013.

WANG Jiaen. Research on key technologies of driver?based horizontal auxiliary system based on vision [D]. Hefei： Hefei University of Technology， 2013.

[3] 單祥茹.一款毫米波傳感器，TI為業(yè)界帶來諸多驚喜[J].中國電子商情（基礎(chǔ)電子），2017（6）：16?17.