黃鵬飛 熊先越 中國電子科技集團公司第三十四研究所

1 引言

現(xiàn)階段對數(shù)據(jù)傳輸及交換的帶寬需求越來越高，傳統(tǒng)的SDH 和千兆以太網(wǎng)組網(wǎng)傳輸方式已不能滿足需求。現(xiàn)根據(jù)項目的實際需要設計了一種設備，該設備可從4 路輸入的5Gb/s 光信號中提取出需要的數(shù)據(jù)，按路由配置重新封裝為萬兆以太網(wǎng)格式并上光轉(zhuǎn)發(fā)給后端機房，以實現(xiàn)信號的實時傳輸和分發(fā)共享。設備采用板卡式設計，各板卡的FPGA 統(tǒng)一選用Xilinx 公司的高端XC7K325T 可編程芯片。設備具體指標參數(shù)如下：

a)1 個4 路MPO 光輸入接口，每路速率5Gb/s；

b)輸入數(shù)據(jù)里共包含60 路寬帶信號和128 路窄帶信號，采用自定義數(shù)據(jù)包格式封裝；

c)設備輸出為48 路萬兆網(wǎng)光信號；

d)從輸入的數(shù)據(jù)流中提取出每個通道信號的原始數(shù)據(jù)，數(shù)據(jù)根據(jù)路由要求封裝為萬兆網(wǎng)數(shù)據(jù)包，然后通過光纖發(fā)送到后方臺位的萬兆網(wǎng)卡；

e)設備配備一個千兆電接口，用于數(shù)據(jù)的路由配置等工作模式。

2 總體設計

設備包括數(shù)據(jù)分發(fā)單元，網(wǎng)絡發(fā)送單元和網(wǎng)絡管理單元。數(shù)據(jù)分發(fā)單元接收到4 路5Gb/s 的高速數(shù)據(jù)后進行1：4 分發(fā)到4 個網(wǎng)絡發(fā)送單元，每個網(wǎng)絡發(fā)送單元對接收的4 路5Gbit/s 的高速數(shù)據(jù)進行數(shù)據(jù)解析、有效數(shù)據(jù)提取、按網(wǎng)管路由配置要求對有效數(shù)據(jù)進行10G萬兆網(wǎng)數(shù)據(jù)封裝，再進行接口匹配驅(qū)動后光傳輸?shù)礁髋_位。

3 詳細設計

3.1 數(shù)據(jù)分發(fā)單元

數(shù)據(jù)分發(fā)單元為1 塊獨立板卡，采用40G QSFP 光模塊接收4路850 光信號，4 路光信號經(jīng)光/電轉(zhuǎn)換后輸入4 片1 分4 的專用時鐘數(shù)據(jù)分發(fā)芯片ADCLK925，所產(chǎn)生16 路5Gb/s 數(shù)據(jù)通過背板分別往4 個網(wǎng)絡單元分發(fā)。。

3.2 網(wǎng)絡發(fā)送單元

本設備共有4 個網(wǎng)絡發(fā)送單元，每個網(wǎng)絡發(fā)送單元包括1 個數(shù)據(jù)解析單元，12 個數(shù)據(jù)發(fā)送單元，用以實現(xiàn)48 個萬兆網(wǎng)接口設計。在1個數(shù)據(jù)發(fā)送單元內(nèi)部包括數(shù)據(jù)配置、數(shù)據(jù)封裝和10G MAC 接口部分。

3.2.1 數(shù)據(jù)解析單元

每個數(shù)據(jù)解析單元從背板接收4 路GTX 接收數(shù)據(jù)，并根據(jù)用戶定義的幀格式解析出業(yè)務數(shù)據(jù)和相關(guān)信息，緩存至FPGA 片內(nèi)FIFO，然后將這些業(yè)務數(shù)據(jù)整合為1 路并行碼流并輸送到FPGA 內(nèi)部的數(shù)據(jù)總線上

數(shù)據(jù)總線包含總線數(shù)據(jù)有效、總線數(shù)據(jù)、總線數(shù)據(jù)字節(jié)使能、總線數(shù)據(jù)包長度、總線數(shù)據(jù)編號、當前數(shù)據(jù)包的目的IP 地址、當前數(shù)據(jù)包的目的端口號等數(shù)據(jù)成幀信息。詳見表1：

表1 FPGA 內(nèi)部數(shù)據(jù)總線

3.2.2 數(shù)據(jù)發(fā)送單元

數(shù)據(jù)發(fā)送單元負責將各個通道數(shù)據(jù)根據(jù)臺位的配置要求通過萬兆網(wǎng)口發(fā)送給后端各個臺位。數(shù)據(jù)發(fā)送單元包括數(shù)據(jù)配置單元、數(shù)據(jù)封裝單元和網(wǎng)絡接口單元。每個網(wǎng)絡發(fā)送單元包括12 個數(shù)據(jù)發(fā)送單元。

3.2.2.1 數(shù)據(jù)配置單元

每個數(shù)據(jù)配置單元從FPGA 內(nèi)部的數(shù)據(jù)總線上提取出每個信號通道的采樣數(shù)據(jù)包，根據(jù)臺位數(shù)據(jù)申請指令對各路采樣數(shù)據(jù)配置相應的編號、目的IP地址和目的端口號，完成數(shù)據(jù)的源標識和路由標識，然后將此信息附加在數(shù)據(jù)總線上一起送至數(shù)據(jù)封裝單元。

3.2.2.2 數(shù)據(jù)封裝單元

數(shù)據(jù)封裝單元包含UDP 協(xié)議控制器模塊、IP 協(xié)議控制器模塊和以太網(wǎng)控制器模塊，其中每個模塊內(nèi)部都有相應的數(shù)據(jù)處理控制器來控制數(shù)據(jù)的處理，以此來實現(xiàn)UDP_IP 協(xié)議棧中的各層協(xié)議的功能。各個模塊彼此處理各自的數(shù)據(jù)，模塊之間通過先進先出 FIFO隊列來進行數(shù)據(jù)的接收和發(fā)送，以此來實現(xiàn)各個模塊之間數(shù)據(jù)處理過程的相對獨立，同時也便于優(yōu)化結(jié)構(gòu)設計以及出錯查找。發(fā)送數(shù)據(jù)時，在UDP 協(xié)議控制器模塊中，數(shù)據(jù)從應用層傳輸過來后先在重發(fā)隊列里面復制一份用來作為重發(fā)的備份數(shù)據(jù)，接下來再進行 UDP 數(shù)據(jù)頭的封裝。封裝好的數(shù)據(jù)再依次傳入IP 協(xié)議控制器和以太網(wǎng)控制器，以完成數(shù)據(jù)幀格式的封裝然后再發(fā)送到網(wǎng)絡接口單元。

3.2.2.3 網(wǎng)絡接口單元

網(wǎng)絡接口單元完成光口模塊驅(qū)動和萬兆網(wǎng)絡鏈路層（10G MAC）的工作，實現(xiàn)包括流量控制、CRC 校驗等，本接口單元采用 XC7K325T 片內(nèi)的MAC IP 和PCS/PMA IP 來實現(xiàn)上述功能。

MAC 模塊從發(fā)送緩沖區(qū)讀取準備發(fā)送的數(shù)據(jù)，根據(jù)802.3ae 以太網(wǎng)傳輸協(xié)議，對原始數(shù)據(jù)添加相應的字段，包括前導碼、CRC（Cyclic RedundancyCode，循環(huán)冗余校驗）校驗和填充字段等，通過這些操作將源數(shù)據(jù)封裝為以太網(wǎng)幀。根據(jù)以太網(wǎng)XGMII 接收的時序傳輸要求，將一幀數(shù)據(jù)發(fā)送給PCS/PMA 模塊，然后經(jīng)過光口模塊的協(xié)議處理以及信號轉(zhuǎn)換，數(shù)據(jù)即可在光纖中傳輸。與此同時，一幀數(shù)據(jù)實時的狀態(tài)信息也會一并通過MAC 狀態(tài)模塊反饋給上層協(xié)議。

3.3 網(wǎng)絡管理單元

網(wǎng)絡管理單元負責與主機通信，完成主機控制指令的接收、設備狀態(tài)信息的上報。同時管理設備上數(shù)據(jù)分發(fā)板卡和網(wǎng)絡發(fā)送板卡。

a)實現(xiàn)數(shù)據(jù)的打標、數(shù)據(jù)包封裝配置;

b)數(shù)據(jù)按編號從小到大的順序封裝；

c)支持設備的遠程統(tǒng)一管理；

d)支持設備的入網(wǎng)登記、匯報；

e)支持設備自檢、復位、恢復出廠設置。

4 硬件組成：主要由背板、電源板、數(shù)據(jù)分發(fā)板、網(wǎng)絡發(fā)送板構(gòu)成。

4 結(jié)束語

該系統(tǒng)通過使用高端FPGA 片內(nèi)的萬兆以太網(wǎng)IP，解決了多通道，超高速的數(shù)據(jù)的傳輸和組網(wǎng)問題。通過網(wǎng)管功能可以選擇188 路業(yè)務數(shù)據(jù)中的任一路數(shù)據(jù)傳輸至后端48 臺位中任一臺位，系統(tǒng)操作方便靈活，提高了系統(tǒng)的傳輸效率和實用性。本系統(tǒng)已經(jīng)成功應用于某大型無人值守項目中，實踐證明系統(tǒng)設計合理.運行穩(wěn)定可靠。