摘 要：FPGA有很強的時序控制能力，可以用數字濾波器實現小型化、集成化，同時可以提高系統的可靠性。借助DSP builder模型化開發(fā)工具又可以使電子系統的設計和開發(fā)變得十分簡捷。

關鍵詞：FPGA;DSP builder;模塊設計

DOI：10.16640/j.cnki.37-1222/t.2019.19.130

1 數字下變頻濾波器實現

選取信號參數為：，， ，，，取。采用的濾波器為FIR有限長單位沖激響應 低通濾波器，原理圖如下：

2DDC設計仿真

仿真波形如圖4所示。圖中I及Q分別是DDC的兩路波形。

數字化正交解調模塊在Simulink中驗證完畢后，通過signal compiler把得到的mdl文件映射成了VHDL語言，并且自動生成了一個工程。用Altera FPGA的集成開發(fā)環(huán)境Quartus 可以打開這個工程進行綜合編譯，最后可以得到sof文件配置FPGA。

3 結論

DSP builder中的模塊均是Altera公司經過優(yōu)化的IP核集成的，與FPGA的開發(fā)環(huán)境中的模塊在本質上沒有區(qū)別，該方法是基于FPGA的模型化設計方法，不僅節(jié)省了開發(fā)時間的同時在一定程度上也節(jié)省了資源。

參考文獻：

[1]Yajian Jiang，Guiming Shen.FPGA signal processor application study radar and combat.1999.

[2]Naidong Luo.Transfer interface design based on LVDS technology 2008.

[3]張永浩.三相弧焊逆變電源PFC中雙DSP控制系統[D].吉林大學，2010.

[4]Shui Chen，Gaoxing Zhang Technology News 2006.

作者簡介：蘇剛（1988-），男，山東濱州人，碩士研究生，助教，研究方向：信號與信息處理理論及應用。