張銘郎 于業(yè)弘 解宇 李恩來 劉麗娟

摘要：為了實現(xiàn)能自啟動的模8右移扭環(huán)形計數(shù)器和模4右移環(huán)形計數(shù)器的功能，以FPGA和verilog硬件描述語言為基礎(chǔ)，包含IC181和IC182模塊，以及21mux二選一選擇器，實現(xiàn)了控制流水燈做出一些簡單的控制。

關(guān)鍵詞：FPGA；verilog；環(huán)形計數(shù)器；扭環(huán)形計數(shù)器

中圖分類號：TP311 文獻標(biāo)識碼：A

文章編號：1009-3044（2019）09-0215-02

隨著現(xiàn)代世界的發(fā)展，人們對夜生活的要求與日漸增，五彩斑斕的LED走入人們的視線之中，并且隨著科技的發(fā)展，EDA設(shè)計得到不斷地進步，LED燈展現(xiàn)花樣逐漸增多，本次設(shè)計是使用LED燈中最為簡單的流水燈。因為流水燈可使用環(huán)形計數(shù)器與扭環(huán)形計數(shù)器來控制其亮滅順序。

1 原理

FPGA即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。

本次設(shè)計使用的IC181的模塊是模4右移環(huán)形計數(shù)器模塊，而模塊IC182是模8右移扭環(huán)形計數(shù)器模塊。

2 總體設(shè)計

3 詳細(xì)設(shè)計

3.1 設(shè)計要求

設(shè)計一個能自啟動的模8右移扭環(huán)形計數(shù)器和模4右移環(huán)形計數(shù)器。

3.2 設(shè)計原理

對模8右移扭環(huán)形計數(shù)器狀態(tài)圖，通過卡諾圖化簡得到：

Q3=Q2；

Q2=Q1；

Q1=Q0；

Q0=?。≦2#Q1#Q0）；

對模4右移環(huán)形計數(shù)器狀態(tài)圖，通過卡諾圖化簡，得到：

Q3=Q2；

Q2=Q1；

Q1=Q0；

Q0=?。≦2&（Q1#！Q0）；

3.3 原理圖

本實驗使用了二選一選擇器，IC181八位位移扭環(huán)形計數(shù)器，IC182四位環(huán)形計數(shù)器，和分頻模塊構(gòu)成的。

4 仿真圖

經(jīng)過電腦的仿真，做出仿真的結(jié)果，如下圖所示。

5 驗證

6 總結(jié)

經(jīng)過此次課設(shè)，設(shè)計了環(huán)形計數(shù)器和扭環(huán)形計數(shù)器的自啟動。我們對數(shù)字電路有了更深的認(rèn)識，對以后在數(shù)字電路這一塊的設(shè)計有了新的方法供我選擇。對于verilog硬件語言的了解，讓我看到了我的不足，我們不能只看足眼前，而放棄對未來的知識的學(xué)習(xí)。

參考文獻：

[1] 鄒道勝，朱如琪，陳賾.CPLD/FPGA與ASIC設(shè)計實踐教程[M].2版.北京：科學(xué)出版社，2010.

[2] 蔣小燕，俞偉鈞，張立臣.EDA技術(shù)及VHDL[M].南京：東南大學(xué)出版社，2008.

[3] 吳延海.EDA技術(shù)及應(yīng)用[M].陜西：西安電子科技大學(xué)出版社，2012.

【通聯(lián)編輯：唐一東】