田雨晨

（重慶郵電大學(xué)，濟(jì)南 250013）

1 引言

與傳統(tǒng)模式的芯片設(shè)計進(jìn)行對比，可見FPGA芯片并非單純局限于研究以及設(shè)計芯片，而是針對較多領(lǐng)域產(chǎn)品都能借助特定芯片模型予以優(yōu)化設(shè)計。從芯片器件的角度講，F(xiàn)PGA本身構(gòu)成了半定制電路中的典型集成電路，其中含有數(shù)字管理模塊、內(nèi)嵌式單元、輸出單元以及輸入單元等。在此基礎(chǔ)上，關(guān)于FPGA芯片有必要全面著眼于綜合性的芯片優(yōu)化設(shè)計，通過改進(jìn)當(dāng)前的芯片設(shè)計來增設(shè)全新的芯片功能，據(jù)此實現(xiàn)了芯片整體構(gòu)造的簡化與性能提升。

2 分析FPGA的芯片構(gòu)造與結(jié)構(gòu)

從根本上來講，F(xiàn)PGA芯片具有邏輯陣列的可編程芯片性質(zhì)。作為半定制電路而言，F(xiàn)PGA針對較少的門電路數(shù)問題能夠予以妥善解決，同時也帶有邏輯陣列的基本屬性。具體在涉及到芯片構(gòu)造時，對于此類芯片通?？梢詫⑵浞殖啥鄬哟蔚墓δ苣K，其中典型為數(shù)字時鐘模塊、邏輯模塊、輸入輸出的可編程模塊、專用性的內(nèi)嵌硬核、布線資源與RAM的嵌入式模塊。

例如，Altera的芯片設(shè)有仿真代碼，其中編寫方式為HD或者EDA方式。經(jīng)過上述的代碼編寫以后，再次調(diào)試扳機(jī)并且在現(xiàn)有的芯片中下載相應(yīng)的配置電路文件。

3 芯片設(shè)計的關(guān)鍵點

相比于其他種類的芯片設(shè)計，關(guān)于FPGA芯片通常需要設(shè)置較高門檻并且擬定嚴(yán)格性較強(qiáng)的基本設(shè)計流程。具體在設(shè)計時，應(yīng)當(dāng)緊密結(jié)合FPGA的有關(guān)原理圖，據(jù)此實現(xiàn)了規(guī)模較大的專門芯片設(shè)計。通過運用Matlab以及C語言的特殊設(shè)計算法，應(yīng)當(dāng)可以實現(xiàn)全方位的順利轉(zhuǎn)化，從而確保其符合當(dāng)前的主流芯片設(shè)計思路。在此前提下，如果選擇了上述設(shè)計思路那么通常需要著眼于有序整合各類元器件以及相應(yīng)的設(shè)計語言，據(jù)此保證了可用性與可讀性較強(qiáng)的芯片程序設(shè)計。例如，KINTEX-7的FPGA可以用于重復(fù)編程，同時具有較低的投入資金以及較高的集成度特征，其同時還涉及到豐富性的布線資源。運用FPGA可以實現(xiàn)板機(jī)調(diào)試、代碼仿真與其他有關(guān)的設(shè)計操作，確保當(dāng)前的代碼編寫方式以及設(shè)計方案都能符合特定的設(shè)計需求。

除此以外，關(guān)于設(shè)計算法應(yīng)當(dāng)將合理性置于首要性的位置，據(jù)此實現(xiàn)了最優(yōu)化的項目設(shè)計效果，并且優(yōu)化了芯片運行的實效性。因此作為設(shè)計人員來講，首先就是要構(gòu)建特定的算法模塊，以此來完成與之有關(guān)的芯片代碼設(shè)計。這是由于，預(yù)先設(shè)計代碼有助保證算法可靠性，對于整體上的芯片設(shè)計效果也能予以顯著優(yōu)化。在全面完成板機(jī)調(diào)試以及仿真測試的前提下，應(yīng)當(dāng)可以在根源上縮短設(shè)計整個芯片消耗的周期，同時也致力于優(yōu)化當(dāng)前現(xiàn)存的硬件整體結(jié)構(gòu)。例如在涉及到開發(fā)非標(biāo)準(zhǔn)的某些硬件接口時，通常都會用到上述的新產(chǎn)品設(shè)計模式。

4 FPGA芯片的具體運用要點

從本質(zhì)上講，上述芯片設(shè)計并非單純局限于研究新型的芯片種類，其還應(yīng)當(dāng)包含與之有關(guān)的其他設(shè)計要素。具體在現(xiàn)階段的有關(guān)實踐中，已有較多技術(shù)人員正在逐漸致力于研發(fā)全新設(shè)計模式，并且逐漸將此類設(shè)計模式覆蓋于更廣范圍的芯片應(yīng)用領(lǐng)域。因此在應(yīng)用FPGA芯片的當(dāng)前實踐中，關(guān)鍵應(yīng)當(dāng)包含如下的運用要點：

4.1 關(guān)于數(shù)據(jù)存儲以及數(shù)據(jù)延遲器

在目前看來，技術(shù)人員針對數(shù)據(jù)存儲以及數(shù)據(jù)延遲器在著眼于優(yōu)化設(shè)計時，通常都會用到上述的FPGA芯片。這主要是由于，此類芯片本身配備了延遲性的可編程數(shù)字單元，因而可用于時間數(shù)值化以及同步通信的全面優(yōu)化設(shè)計。除此以外，關(guān)于上述兩項設(shè)計要點還應(yīng)當(dāng)涵蓋存儲器、數(shù)控延遲線與計數(shù)器的幾類不同設(shè)計模式。具體在涉及到FIFO以及RAM手段進(jìn)行設(shè)計時，通常應(yīng)當(dāng)針對于存儲器設(shè)計。

4.2 關(guān)于視頻分割系統(tǒng)

相比而言，F(xiàn)PGA芯片設(shè)有特殊性較強(qiáng)的內(nèi)部硬件構(gòu)造，因此在調(diào)整或者更改某些結(jié)構(gòu)性的內(nèi)部邏輯文件時，可以靈活選擇此類芯片用于完成設(shè)計。具體在視頻分割的系統(tǒng)中，上述芯片針對數(shù)據(jù)線原有的路徑能夠予以靈活更改，因此體現(xiàn)為優(yōu)良的便捷性與靈活性特征。除此以外，F(xiàn)PGA芯片還可支持流水線技術(shù)以及乒乓技術(shù)，通過運用并行連接的方式來拓寬圖像信息位置，并且實現(xiàn)了處理圖像速度的全面加快。

4.3 關(guān)于通信領(lǐng)域

由于受到日常運營以及綜合成本等各項要素給當(dāng)前通信領(lǐng)域帶來的影響，因此如果涉及到較多的終端通信設(shè)備，那么最好就要選擇FPGA。例如在布置基站的過程中，對于此類芯片應(yīng)當(dāng)將其連接于各個主板，確保符合高端的型號配置。與此同時，F(xiàn)PGA還能靈活運用于邏輯鏈路層。每隔相應(yīng)的時間段，通信基站就可以據(jù)此更新現(xiàn)存的物理層協(xié)議，因此整體上表現(xiàn)為優(yōu)良的技術(shù)適用性特征。

5 結(jié)束語

作為現(xiàn)階段的全新通信方式，F(xiàn)PGA芯片在目前階段已經(jīng)受到了較多領(lǐng)域的關(guān)注，而與之有關(guān)的芯片運用以及芯片設(shè)計手段也表現(xiàn)為顯著改進(jìn)。截至目前，關(guān)于數(shù)據(jù)存儲設(shè)計、視頻分割系統(tǒng)與通信系統(tǒng)都在致力于引進(jìn)FPGA芯片，其中涉及到多種多樣的芯片設(shè)計技術(shù)。因此在實踐中，針對FPGA芯片仍需致力于探尋全新設(shè)計思路，對于當(dāng)前現(xiàn)存的芯片運用范圍著眼于綜合性的拓寬。